旋转编码器广泛用于工业自动化系统中。此类编码器的典型应用是电力机械，其中编码器连接到旋转轴，从而向控制系统提供反馈。虽然编码器的主要用途是角度位置和速度测量，但系统诊断和参数配置等其他特性也很常见。图 1 显示了一个电机控制信号链，其利用 RS-485 收发器和微处理器连接绝对编码器 (ABS 编码器)从机和工业伺服驱动器主机，以实现对交流电机的闭环控制。

伺服驱动器和ABS编码器之间的 RS-485 通信链路通常要求最高达 16 MHz 的高数据速率和低传播延迟时序规格。RS-485 线缆延伸长度最大值通常是 50 米，但有时候也可能长达 150 米。对数据通信而言，电机控制编码器应用是具有挑战性的环境，因为电气噪声和长电缆会影响 RS-485 信号传输的完整性。本文重点阐述电机控制应用采用 ADI 公司 50 Mbps (25 MHz) ADM3065E RS-485 收发器和 ADSP-CM40x 混合信号控制处理器的主要好处。

图 1.利用 RS-485 连接绝对编码器从机和伺服驱动器主机，实现对交流电机的闭环控制。

ADM3065E RS-485 收发器设计用于在电机控制编码器之类恶劣环境中可靠地工作，并且具备增强的抗扰度和 (IEC) 61000-4-2 ESD (静电放电)鲁棒性。

抗扰度

RS-485 信号传输是平衡的差分式传输，本身便能抗干扰。系统噪声均等地耦合到 RS-485 双绞线电缆中的每条导线。一个信号的发射与另一个信号相反，耦合到 RS-485 总线的电磁场彼此抵消。这降低了系统的电磁干扰 (EMI)。此外，ADM3065E 增强的 2.1 V 驱动强度支持在通信中实现更高的信噪比 (SNR)。给 ADM3065E 增加信号隔离可利用 ADuM141D 轻松实现。ADuM141D 是一款采用 ADI 公司 iCoupler® 技术的四通道数字隔离器。ADuM141D 的工作数据速率最高可达 150 Mbps，因此它适合与 50 Mbps ADM3065E RS-485 收发器一起工作(参见图 2)。直接功率注入 (DPI) 法测量器件抑制注入到电源或输入引脚的噪声的能力。ADuM141D 采用的隔离技术已通过测试，符合 DPI IEC 62132-4 标准。ADuM141D 抗扰度性能超过同类产品。ADuM141D 在整个频率范围内保持了出色的性能，而其他隔离产品在 200 MHz 至 700 MHz 频段出现位错误。

图 2.信号隔离的 50 Mbps RS-485 解决方案(简化图，未显示全部连接)。

IEC 61000-4-2 ESD 性能

编码器到电机驱动器的裸露 RS-485 连接器和线缆上的 ESD 是一个常见系统危险因素。与变速电力驱动系统的 EMC 抗扰度要求相关的系统级 IEC 61800-3 标准，要求最低 ±4 kV (接触)/±8 kV (空气)的 IEC 61000-4-2 ESD 保护。ADM3065E 超过了这一要求，提供 ±12 kV (接触)/±12 kV (空气)的 IEC 61000-4-2 ESD 保护。图 3 所示为 IEC 61000-4-2 标准中的 8 kV 接触放电电流波形与人体模型 (HBM) ESD 8 kV 波形的对比。从图 4 中可以看出，两个标准规定的波形形状和峰值电流是不同的。与 IEC 61000-4-2 8 kV 脉冲关联的峰值电流为 30 A，相应的 HBM ESD 峰值电流比该数值的五分之一还小，为 5.33A。另一差异为初始电压尖峰的上升时间，对于 IEC 61000-4-2 ESD，上升时间为 1 ns，相较于与 HBM ESD 波形关联的 10 ns 时间要快得多。与 IEC ESD 波形关联的功率值显著大于 HBMESD 波形的相应值。HBM ESD 标准要求待测设备 (EUT) 经受 3 次正放电和 3 次负放电，而 IEC ESD 标准则要求 10 次正放电和 10 次负放电测试。与标称多种 HBM ESD 保护级别的其他 RS-485 收发器相比，具有 IEC 61000-4-2 ESD 额定值的 ADM3065E 更适合在恶劣环境中工作。

图 3.IEC 61000-4-2 ESD 波形 (8 kV) 与 HBM ESD 波形 (8 kV) 的对比

EnDat 通信协议

编码器使用的通信协议有很多种，例如 EnDat、BiSS、HIPERFACE 和 Tamagawa。尽管有区别，但编码器通信协议在实现方面具有相似点。这些协议的接口是串行双向管道，符合 RS-422 或 RS-485 电气规范。虽然硬件层有相同之处，但运行每种协议所需的软件是独一无二的。通信堆栈和所需的应用程序代码均特定于协议。本文主要说明 EnDat 2.2 接口主机侧的硬件和软件实现。

延迟影响

延迟分为两类：第一类是电缆的传输延迟，第二类是收发器的传播延迟。电缆延迟由光速和电缆的电介质常数决定，典型值为 6 ns/m 至 10 ns/m。当总延迟超过半时钟周期时，主机和从机之间的通信就会出故障。对此，设计人员有如下选择：

• 降低数据速率

• 减小传播延迟

• 在主机侧提供延迟补偿

选项 3 可同时补偿电缆延迟和收发器延迟，因此是确保系统能以高时钟速率通过长电缆运行的有效办法。缺点是延迟补偿会增加系统的复杂性。在延迟补偿不可行的系统中，或在电缆较短的系统中，使用传播延迟短的收发器具有明显的优势。低传播延迟使得时钟速率可以更高，而且不必在系统中引入延迟补偿。

主机实现

主机实现包括串行端口和通信堆栈。编码器协议并不兼容标准端口(例如 UART)，故无法使用大多数通用微控制器上的外设。不过，利用 FPGA的可编程逻辑可以在硬件中实现专用通信端口，并支持延迟补偿等高级特性。FPGA 方法虽然很灵活，可以针对具体应用进行定制，但也有缺点。与处理器相比，FPGA 成本高，功耗大，而且上市时间长。

本文讨论的 EnDat 接口是在 ADI 公司的 ADSP-CM40x 上实现，后者是一款针对电机控制驱动器而开发的处理器。除了脉宽调制器 (PWM) 定时器、模数转换器 (ADC) 和 sinc 滤波器等用于电机控制的外设以外，ADSP-CM40x 还有高度灵活的串行端口 (SPORT)。

这些 SPORT 可以仿真多种协议，包括 EnDat 和 BiSS 等编码器协议。由于 ADSP-CM40x 的外设很丰富，所以它不仅能执行高级电机控制，而且能与编码器接口。换言之，无需使用 FPGA。

测试设置

EnDat 2.2 测试设置如图 4 所示。EnDat 从机是 Kollmorgen 的一款标准伺服电机 (AKM22)，EnDat 编码器 (ENC1113) 安装在轴上。三对线(数据、时钟和电源线)将编码器连接到收发器板。EnDat PHY 上有两个收发器和用于编码器的电源。一个收发器用于时钟，另一个收发器用于数据线路。EnDat 主机由 ADSP-CM40x 结合标准外设和软件而实现。发送端口和接收端口均利用灵活的 SPORT 实现。

图 4.实验设置

EnDat 协议包括多种长度不同的帧，不过这些帧全都基于相同序列，如图 5 所示。首先，主机发送命令至从机，然后从机处理命令并执行必要的计算。最后，从机将结果送回主机。

图 5.EnDat 发送/接收序列

发送时钟 (Tx CLK) 由处理器 ADSP-CM40x 产生。由于系统延迟，来自编码器的数据在返回处理器之前会与发送时钟错相。为补偿传输延迟 tDELAY，处理器还会产生一个接收时钟 (Rx CLK)，它比发送时钟延迟 tDELAY。让接收时钟与自从机收到的数据同相是补偿传输延迟的有效办法。

来自处理器的时钟信号是连续的，而 EnDat 协议规定，时钟只能在通信期间施加于编码器。在所有其他时候，时钟线路必须保持高电平。为此，处理器产生一个时钟使能信号 CLK EN，其被送至 ADM3065E 数据使能引脚。恰好两个时钟周期 (2T) 之后，主机开始在 Tx DATA 上发出命令。

命令有 6 位长，随后是两个 0 位。为了控制收发器的数据方向，处理器在传输时将 Tx/Rx EN 位置 1。

在从机准备响应的同时，系统进入等待状态，主机继续施加时钟，但数据线无效。当从机准备就绪时，数据线接收数据被拉高，然后立即发送响应。收到 n 位响应之后，主机将 CLK EN 信号设为低电平以停止时钟。与此同时，ENC CLK 信号变为高电平。数据流为半双工式， ENC 数据图为画在一起的收发数据流。

实验结果

图 6 显示了 EnDat 系统的测试结果。测试使用的时钟频率为 8 MHz，延迟补偿通过接收时钟相移实现。底部信号是来自 EnDat 主机的命令。此处显示的命令为“发送位置”，其前面是两个 0，接着是六个 1，最后又是两个 0。该命令总共有 10 位。编码器的响应是从顶部起的第三个信号。合并数据线是从顶部起的第二个信号。最后，顶部信号是施加于编码器的时钟。

图 6.EnDat 数据交换