软件无线电数字下变频技术研究及FPGA实现

摘 要： 在数字下变频系统实现方案中，输入的模拟中频信号经过高速A/D采样数字化后与数控振荡器NCO(Numerically Controlled Osillator)产生的正交本振信号混频，然后再由抽取滤波模块进行处理，以输出低速的低频或基带信号。本文以软件无线电数字下变频技术为研究对象，参考GSM系统建立数字下变频系统。
关键词： 软件无线电；数字下变频；FPGA；抽取滤波

软件无线电的核心思想是以模块化、标准化的硬件功能单元构建一个具有高度灵活性、开放性的通用硬件平台，将高速、宽带的A/D、D/A尽可能地靠近天线，通过软件编程的方式实现通信系统的各种功能，从而屏蔽不同通信系统的差异，实现多个通信系统的互通与兼容。数字下变频DDC(Digitial Down Conversion)是软件无线电接收系统构成的核心，它主要是把A/D技术应用于中频信号，通过软件编程实现混频、抽取和滤波等信号处理功能，以数字化方式将中频信号搬移至基带并同时降低数据速率。
1 软件无线电数字下变频系统构建与仿真
1.1 数字下变频系统参数的确定
系统构建时，主要参考了GSM标准的各项参数，系统输入中频信号采用频率为246 MHz、带宽为200 kHz、频偏为50 kHz的MSK调制信号，下变频后输出速率要求为1 MS/s。根据带通信号采样定理，本系统采样率定为24 MHz。采样后原中频信号将在6 MHz处有一个频谱镜像，从而可以取本振频率为6 MHz来完成数字混频的功能。数字下变频后采样率还需完成从24 MHz到1 MHz的转变即抽取滤波器需要对数字混频后输出的信号进行24倍的抽取。
1.2 下变频系统结构设计
由以上确定的数字下变频系统各项参数可知，系统需要对数字下变频后的信号进行24倍的抽取。本文选择了抽取滤波器四级级联的实现结构。其中第一级CIC滤波器实现6倍抽取；第二级CIC补偿滤波器对CIC滤波器输出的信号进行补偿，并实现2倍抽取；第三级HB滤波器完成2倍抽取任务；第四级FIR滤波器不进行抽取，而是进一步低通滤波以增强输出信号的效果。这样就构造了如图1所示的软件无线电数字下变频系统。

1.3 抽取滤波器系统的实现
M、D分别为CIC滤波器的抽取倍数和微分延迟因子。可见其阻带衰减较差，难以满足一般的应用需要。故在实际应用中，往往采用多级CIC滤波器级联的结构，使阻带得到较大衰减。本文采用了6个单级CIC波滤器级联的形式。采用这种结构，带来了通带波纹的增大，对通带内的信号也产生了一定的衰减。因此，本文设计了相应的CIC补偿滤波器对CIC处理过的数据进行幅度补偿并实现2倍的抽取。据此即可设计相应的滤波器,对CIC输出的数据进行补偿和抽取处理。
在MATLAB中，设计产生特定参数的CIC补偿滤波器，将其与CIC滤波器级联后，建立相应的仿真文件，并进行Matlab仿真，得到CIC与CIC补偿滤波器的设计效果如图2所示。

从图2可以看到，CIC滤波器对数据进行了6倍的抽取，但是没有完全滤掉混杂的噪声频率，其输出的数据再由CIC补偿滤波器进行处理后，滤除了邻带噪声信号的频率成分，同时也完成了对数据的进一步抽取。即CIC和CIC补偿滤波器能够完成对特定参数信号的滤波与抽取。
1.3.2 HB滤波器
根据系统参数设计要求，半带滤波器的输入数据采样率Fs应为2 MHz，通带截止频率fp=0.1 MHz。通带HB滤波器的通带归一化截止频率wp、阻带截止频率ws满足如下性质：wp+ws=π，可求得其阻带截止频率等于0.9 MHz。在本文设计的数字下变频系统中，经过CIC及其补偿滤波器处理后的数据需传给HB滤波器继续进行滤波，并进行2倍的抽取。
1.3.3 FIR滤波器
在数字下变频系统结构中，抽取滤波模块最后有一级FIR滤波器，它对前三级抽取滤波器处理过的数据进行进一步的滤波，以使输出具有更好的波形效果。FIR的输入来自HB滤波器处理后输出的数据，采样率Fs=1 MHz。本文采用了多相分布式结构设计FIR滤波器。
2 基于FPGA的DDC系统仿真
2.1 DDC系统的功能仿真
在系统功能仿真时，本系统选择了QPSK调制信号作为输入的激励源。由MATLAB按系统参数产生相应的中频已调信号，对所得到的数据进行12比特量化，并对系统在加入高斯白噪声的情况进行了测试，图3给出了输入、输出信号的波形。测试时，加入高斯白噪声的情况下对应的信噪比为0 dB，即SNR=0 dB。

在图3中，调制比特流的速率为200 Kb/s，经过串并变换为I、Q两路后，码率降为100 Kb/s。在有高斯白噪声的情况下，DDC系统输出的两路正交下变频信号能够较好地与输入的I、Q调制比特流相对应，而且滤除了输入中频信号混杂的噪声成分。由此可见，所构建的软件无线电数字下变频系统在功能上确实能够完成对特定参数的中频信号的数字下变频，并具有一定的抗噪功能。
2.2 DDC系统时序仿真
在设置了软件无线电中频数字化系统的各项约束条件并进行了综合、布线等操作后，本文建立了相关的仿真激励文件，输入待处理数据，对DDC系统的时序性能进行了仿真，在Quartus II输出的数据出现了毛刺，并且都有了一定的时延，但没有出现时序混乱的问题。总之，软件无线电数字下变频系统的时序基本正常，但时延较大，还有进一步优化和改进的余地。
数字下变频是软件无线电技术体系的关键组成部分,模拟中频信号经过高速ADC采样数字化后输入到数字下变频系统中，首先与数控振荡模块(NCO)产生的数字本振进行混频，然后再送入到后续的抽取滤波器进行滤波和抽取，最后输出较低速率的下变频信号。本文完成了软件无线电数字下变频系统各关键模块的分析、设计及系统整体基于FPGA的软件实现，并通过了时序和功能仿真测试，结果表明，系统能够较好地实现特定信号的数字下变频，并且具有一定的抗噪功能效。
参考文献
[1] 王冠，俞一鸣.面向CPLD/FPGA的Verilog设计.北京：机械工业出版社，2007.
[2] 向新，张发启，王兴华，等.软件无线电原理与技术[M]. 西安：西安电子科技大学出版社，2008.
[3] 杨星，杨万麟.基于FPGA的数字下变频的研究与实现[J].现代电子技术，2009，9(9).
[4] GUPTA P，DEY P，KALYANARAMAN S，et al.Software radio:a review of design considerations and digitial hardware choices.Monographc Study，2009(1).