当前位置:首页 > 嵌入式 > 嵌入式电路图
[导读]设有Bluetooth功能的SoC设计通常是由几个高度复杂分系统组成的。每个分系统兼备有硬件组件和软件组件两个方面,总体设计环境中实现专用功能。理想地,这些分系统应这样设计

设有Bluetooth功能的SoC设计通常是由几个高度复杂分系统组成的。每个分系统兼备有硬件组件和软件组件两个方面,总体设计环境中实现专用功能。理想地,这些分系统应这样设计,其硬件和软件两者边界的定义是十分清晰的,让各个独立功能得到充分的验证,便于集成到SoC设计中。这些分系统的商品化IP产品已在进行中。

模块化IP结构充分考虑了硬件/软件设计、软件应用设计、以及快速原型的需要,因而便于集成和系统的验证。本文以现成的无线SoC设计(如GSM手机)中增加一个复杂的无线功能,即Bluetooth功能的实例来说明这一原理。Bluetooth实例充分体现确切地定义了硬件与软件接口模块化协议的优势,带来了诸多灵活性,且可优化每个组件的成本和功率。

SoC选择

目前,市场上有两类产品;单片IC器件和IP内核,它们在即插即用上是等效的。SoC设计者也有两种选择,或连接一个外部IC;或为了降低总系统成本,采用IP内核将Bluetooth功能归入片内。

Synopsys Designware Blue IQ 是一个可合成的Bluetooth内核,通过标准4线UART(H4)接口连接至主CPU,例如ARM9嵌入式微处理器,管理上层Bluetooth协议载,另一方面,Bluetooth IP内核通过通用 14引脚“Bluetooth RF”接口连接至RF器件,例如Silicon Wave。

Bluetooth功能在Bluetooth IP内核是完全自给自足的,它的内部基带处理器可以主CPU处下载全部实时Bluetooth 工作程序。对SoC软件组,这类体系结构确保Bluetooth 不会干扰与手机其余部分相关联的任何定时关键的软件,从而简化了Bluetooth 功能的集成。

手机设计

 

图1是2.5G手机(GSH/GRPS/EDGE)的方框图。一条AMBA总线构成了SoC的骨架,它由高速AHB(高级硬件总线)段和低速APB(高级外设总线)段组成。连接在AMBA结构上有蜂窝分系统以及 RTOS用和控制手机上各种按键和显示屏用低速外设。一个GPS单元也连接在APB上,为手机提供符合新E911/E112要求的位置信息。Bluetooth分系统则是将Bluetooth IP内核连接在APB UART 外设添加到SoC设计的,并由主CPU的Bluetooth 协议栈软件进行控制。

从硬件集成观点,附加Bluetooth分系统就象手机设计增加一个UART一样简单。从软件集成透视,同样十分简单。Bluetooth规范清晰地定义了协议栈上级与下级之间的边界。定时关键软件程序放置在栈的下层,靠近硬件并远离应用层。上层和下层通过确切定义的API连接的,HCI(主控制器接口)不仅定义了栈上层和下层之间的协议,而且也定义了诸如 UART、RS-323和USB各种标准物理传输协议。这种模块化硬件与软件方案给SoC设计组带来了显著的即插即用好处。

组建设计组

 

图2表示典型的 SoC设计组,它由下属三个小组组成,分别承担不同的工作。 ASIC组负责硬件的实施,在UNIX工作平台上使用各类工具来生成制作SoC 的最终GDSII文件。软件组负责在SoC上运行的软件的实施。设计样机组使用FPGA样机平台(如ARM集成开发系统)将硬件和软件整合在一起,以便在最终GDSII向代工厂发布前验证SoC的功能。

ASIC组向设计样机组提供手机设计的FPGA文件,在此实例,包括要增加的Bluetooth分系统文件。ASIE组将Bluetooth IP内核配置在手机设计用系统结构(例如语音通道的数量和支持的服务)中,并生成可以下载到Bluetooth开发工具(如:DesignWare BlueIQ Development Kit)的FPGA文件。

在软件开发早期阶段,ASIC组将Bluetooth RTL代码集成在ASIC设计中,进行合成和模拟,确保它能正确地连接。

套装工具确保设计成功

在开发阶段的早期,软件组的绝大部分工作是在PC上完成的。如图2所示,软件组的工程师们将Bluetooth开发套装工具连接至PC的串口,在台式机上精确地执行可设置在最终SoC上的 Bluetooth分系统。该分系统需用到Bluetooth协议栈的上层,以及创建启用手机Bluetooth功能应用软件所必需的应用配置文件。

Mezoe InteRFace Express工具套件是一套实施Bluetooth配置文件的软件,这一PC基工具可用来生成工作框架应用软件,任意地组合各类Bluetooth配置文件。得到的软件奠定了最终嵌入式SoC应用的基础,让软件工程师在PC上充分地设计嵌入式Bluetooth应用的样机,相对SoC 设计是独立地进行的,当设计完成并纠错后,它能重新定位到主CPU并下载到FPGA样机平台。

硬件手机

在 ASIC组和软件组在各自的环境中开发后,最终的硬件和软件映象由样机组传送至FPGA样机平台,在此平台上整合SoC总体设计。有了完全包含在样机平台硬件的完整手机,在设计用磁带输出公布前,样机组使用各种传统的硬件与软件纠错工具来完善并验证SoC。

设计潮流向着IP形式的高度模块化和高度自给自足分系统发展,这种Bluetooth IP和软件模块体系结构正处于潮流的前沿。随着SoC设计规模的日益扩大并开始汇集性能各异又高度复杂的功能,IP公司要对集成进行全方位的预测。他们在规划产品的体系结构和封装时,要考虑用户易于集成,减少风险的要求,只有IP提供商充分了解ASIC设计组的要求,同时也了解软件开发者的要求以及设计硬件和软件两者样机的要求,IP用户才能真正领略采用商品化Bluetooth IP产品的好处。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

TrustFLEX 器件搭配可信平台设计套件,将简化从概念到生产的信任根启用过程,适用于广泛的应用领域

关键字: 控制器 闪存器件 SoC

Arm Neoverse S3 是 Arm 专门面向基础设施的第三代系统 IP,应用范围涵盖高性能计算 (HPC)、机器学习 (ML)、边缘和显示处理单元,是新一代基础设施系统级芯片 (SoC) 的理想技术根基。Neov...

关键字: 机器学习 SoC 系统 IP

近日,研究机构Canalys公布了2023年第四季度智能手机SoC出货量及销售收入排名。其中,依靠华为Mate60系列、Mate X5以及nova 12系列的优秀表现,华为海思在该季度出货680万颗,同比暴增5121%。...

关键字: 华为海思 SoC

Isaac 机器人平台现可为开发者提供全新的机器人训练仿真器、Jetson Thor 机器人计算机、生成式 AI 基础模型和由 CUDA 加速的感知和操作库

关键字: 机器人 生成式 AI SoC

带隙基准电压源(Bandgap Reference)是集成电路中一种重要的电路模块,用于生成一个与温度、电源电压及工艺变化等因素无关的稳定参考电压。为了确保带隙基准电压源能够正常工作,通常需要引入启动电路。本文将对带隙基...

关键字: 带隙基准电压源 集成电路 电路模块

加利福尼亚州 坎贝尔 – 2024 年 3月 13 日 – Arteris, Inc.(纳斯达克股票代码:AIP)是一家领先的系统 IP 供应商,致力于加速片上系统(SoC)创建。Arteris今天宣布立即推出最新版本...

关键字: 硬件加速器 片上网络 SoC

将芯原像素处理IP组合集成到高精度、低延迟的K230芯片中

关键字: AIoT SoC RISC-V

5G开放式RAN基带芯片和电信级软件提供商比科奇(Picocom)携多款产品与客户及合作伙伴一同参加了2024年世界移动通信大会(MWC24)。比科奇在此次全球行业盛会上搭建了自有展示区(Picocom Powered...

关键字: 移动通信 SoC 小基站

Ceva PentaG-RAN与Arm Neoverse计算子系统相结合,降低5G SoC开发成本并缩短上市时间,从而使双方客户受益

关键字: 5G SoC 芯片

智能锁领域的先锋企业U-tec和Nuki选择芯科科技解决方案,成为Matter-over-Thread应用的领先者

关键字: 智能锁 物联网 SoC
关闭
关闭