当前位置:首页 > 工业控制 > 电子设计自动化
[导读] 楷登电子近日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发了包括多种解决方案的全新工艺设计包(PDK),进一步实现功耗、性能和面积(PPA)优化。

 楷登电子近日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发了包括多种解决方案的全新工艺设计包(PDK),进一步实现功耗、性能和面积(PPA)优化。此外,Cadence 7nm定制电路设计参考流程(CDRF)与设计库参数描述流程也获得增强,并已有客户完成7nm DDR4 PHY IP 的部署。

7nm工具认证

面向TSMC的7nm工艺,Cadence打造了从设计实现到最终Signoff的完整数字流程,且已经通过TSMC认证。该流程由以下核心系统组成:Innovus™ 设计实现系统、Quantus™ QRC提取解决方案、Tempus™ 时序签核解决方案、Voltus™ IC电源完整性解决方案、Voltus-Fi定制化电源完整性解决方案、物理验证系统(PVS)以及版图依赖效应(LDE)电气分析工具。

TSMC 7nm HPC平台已获得多项支持,包括Genus™ 综合解决方案的via-pillar建模以及完整的via-pillar设计实现和签核环境。同时,时钟网格控制和总线布线功能已经实现对高性能设计库的支持,进一步优化PPA性能并减少电迁移(EM)。上述特性皆有助于客户在成功打造先进节点系统的同时减少迭代次数,并确保成本与性能目标的实现。

获得认证的定制/仿真工具包括:Spectre® 加速并行仿真器(APS)、Spectre eXtensive 分区仿真器(XPS)、Spectre经典仿真器、Virtuoso®v版图套件、Virtuoso电路原理图编辑工具以及Virtuoso仿真设计环境(ADE)。7nm 工艺方面,高级设备投射以及定制化布线流程得到增强,助客户提高生产力,满足功耗、多种曝光,密度以及电迁移的要求。

7nm定制设计参考流程(CDRF)

为应对7nm定制与混合信号设计面临的挑战,Cadence成功开发增强版定制电路设计参考流程(CDRF)。增强版CDRF以经过改进的设计方法为基础,提供包括电路设计理念深度解读、版图设计实现,以及签核与验证模块在内的多项特色功能,提高生产力。电路设计模块详细解读了多项实现方法,包括如何通过使用模块发生器(ModGen)限制条件和TSMC PDK 的设备阵列获取电路原理图、如何进行功能性验证、良率预估和优化,以及如何进行可靠性分析;签核验证方面,物理验证模块特别强调了设计规则与“布局对线路图(LVS)”检查、签核寄生参数提取,以及电迁移和电压降(EM/IR)签核检查。

版图设计实现模块包括针对FinFET设备电路布局的互联与限制条件驱动版图,助设计师遵守设计规则,应对版图依赖效应(LDE)。布线模块包括色彩感知流程和创新的电痕模式系统,缩短设计时间,减少寄生,并帮助设计师避免因电迁移而导致的一系列问题。

7nm设计库参数特征化工具流程

工具认证以外,Cadence Virtuoso Liberate™ 参数特征化解决方案和 Virtuoso Variety™ 统计参数特征化解决方案也获得TSMC批准,将为包括高级时序、噪声和功耗模型在内的7nm工艺提供Liberty内容库。凭借创新的自由变量形式(LVF)描述方法,上述解决方案可以实现工艺变更签核;并创建电迁移(EM)模型,实现EM信号优化及签核。

面向7nm工艺的IP合作

作为DDR控制器和PHY IP的领先企业,Cadence DDR4 PHY和LPDDR4 PHY曾用于数代TSMC工艺技术(从28HPM/28HPC/28HPC+,到 16FF+/16FFC节点)。通过与TSMC及用户的紧密合作,Cadence从去年开始致力于开发7nm工艺IP。截至2016年第4季度,Cadence应用7nm工艺节点实现DDR4 PHY旗舰产品的成功流片;核心客户也已完成7nm DDR PHY与现有企业级SoC的集成。

“TSMC的最新工艺结合Cadence的强大工具与IP,必将为我们的共同客户打造最佳的先进节点设计解决方案,”Cadence公司执行副总裁兼数字与签核事业部、系统与验证事业部总经理Anirudh Devgan博士表示。“随着v1.0设计规则的成熟以及TSMC认证的获得,我们已经做好充分准备,满足最具创新能力7nm工艺客户的生产需求。”

“全新v1.0设计规则与PDK表明,我们在7nm生产设计领域已经达到了全新高度,”TSMC设计架构市场部高级总监Suk Lee表示。“我们与Cadence紧密合作,共同开发针对7nm设计的创新IP并为其颁发认证,助力我们的共同客户实现移动设备与HPC设计的PPA目标。”

“ARM与Cadence和TSMC已经就7nm设计流程展开密切合作,” ARM公司系统与软件事业部总经理Monika Biddulph表示。“该流程将进一步推动高端移动应用与高性能运算应用的平台开发。”

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

Cadence软件是一款知名的PCB电路板设计软件,这款软件从画板功能上来说要超出同类软件不少,Cadence工具提供了良好且交互的工作接口和强大完善的功能,和它前端产品Cadence、OrCAD、Capture的结合,...

关键字: cadence 下载

我们经常遇到从AD转到Allegro的情况,但是之前非常麻烦且不容易转换。现在好了,从065号补丁开始,Cadence的Capture CIS可以导入AD软件的原理图,而Cadence的Allegro PCB Edito...

关键字: ad 封装 cadence

▼点击名片,关注公众号▼最近在学新工具cadence,在用新工具设计原理图,原理图快结束的时候发现一个小问题,差点毁了整个工程。因为原理图有十几页,所以有时候一个电源网络会被用在很多不同的页面上。然而这次操作差点翻车。情...

关键字: cadence

Dynamic Duo 2.0已经获得了来自NVIDIA、AMD和Arm的高度赞赏,他们在实践中均获得了大幅的硅前效率提升。张永专表示当前中国本土的很多芯片厂商也对Dynamic Duo 2.0非常感兴趣,Cadence...

关键字: cadence EDA 硬件仿真 原型验证

你知道PSpice for TI的高级仿真技术吗?许多硬件工程师面临的需要在紧凑的项目时间内进行精确设计的需求日渐增长。如无法可靠地测试设计,可能会导致生产时间表严重滞后并带来高昂的代价,因此仿真软件成为每个工程师设计过...

关键字: spice仿真 cadence

日前,TI(德州仪器)发布了Cadence设计系统公司的PSpice仿真器的新型定制版本。21ic中国电子网受邀参加此次发布的线上沟通交流会,揭秘PSpice for TI的与众不同。

关键字: pspice cadence

TI利用Cadence的新型仿真和分析工具轻松选择、评估和验证新设计的组件。

关键字: pspice cadence

Cadence设计系统公司宣布已收购美商传威(TranSwitchCorp.)公司高速接口IP资产,并雇用其经验丰富的IP开发团队,更进一步扩大Cadence快速发展的IP产品阵容。这项交易包括

关键字: cadence transwitch 传威

台积电,是全球第一大晶圆代工公司,最近几年来台积电率先推出新一代制程工艺,风头比以往的半导体大哥Intel还要劲,尤其是2018年率先量产7nm工艺以来,台积电成了香饽饽,苹果、华为、AMD等公司都要

关键字: tsmc 台积电 英文 大写 小写

​Mentor,a Siemens business日前宣布,其Tanner™模拟/混合信号(AMS)设计工具—Tanner S-Edit原理图输入工具和Tanner L-Edit版图编辑器—现已获得认证,可用于TSMC...

关键字: tsmc 晶圆
关闭
关闭