Lattice推出业界领先的支持Quad Data Rate (QDR) II/II+存储装置、基于FPGA的IP核。LatticeSC和LatticeSCM系列FPGA（还有LatticeSC/M系列FPGA）现可支持高达750Mbps.的QDR II/II+数率。此款高速QDR II和QDR II+存储控制器IP核采用了Lattice独有的可以实现成本最优化(MACO)架构ASIC工艺的低功率掩膜阵列。
Lattice销售部副总Stan Kopec称，通过与Cypress Semiconductor Corporation合作，支持QDR II/II+存储控制器高速率的FPGA可向其客户提供与Cypress下一代QDR II/II+存储装置相连的业界速率最快的可编程接口。Lattice SCM MACO存储控制器是一款经验证的较其它FPGA解决方案性能更佳的低风险解决方案，同时还可以缩短上市时间。它是Lattice奉行“更多更好”宗旨下的又一成果。
Quad Data Rate II+存储装置是QDR SRAM系列存储器最新成员，其数据率可达250 MHz以上。Quad Data Rate II+系列SRAM是用于高带宽、低延迟应用的理想选择。其读、写端口独立工作，设计人员可使用其最大带宽且无须担心其它存储器件常见的总线冲突问题。QDR II+存储器件的高带宽和低延迟特性使得其在高宽带应用中成为查找表、链接清单和控制器缓冲存储器的常用存储器。在下一代交换和路由器平台也得到了广泛应用。
LatticeSCM FPGA器件中采用了Lattice独有的MACO嵌入结构ASIC块并且具有由Lattice t开发以缩短终短系统上市时间的预制、标准兼容IP功能。与常用于FPGA的软件IP核不同，MACO IP功能被嵌入在器件中，使用时不用支付IP版税。这些改进型存储控制器可提供支持下一代QDR II和QDR II+器件以及DDR I/II和RLDRAM I/II存储装置的业界速度最快的可编程存储接口。Lattice的7.0版ispLEVER软件设计工具包支持LatticeSCM器件的完整HDL设计和验证流以及Lattice的其它技术领先的可编程器件。
