首页 > 专访 > 技术专访
[导读]2016年,Achronix推出的Speedcore成为首款向客户出货的嵌入式FPGA(eFPGA)IP,使客户将FPGA功能集成到他们的SoC中成为可能。

2016年,Achronix推出的Speedcore成为首款向客户出货的嵌入式FPGA(eFPGA)IP,使客户将FPGA功能集成到他们的SoC中成为可能。由于Speedcore IP是专为计算和网络加速应用而设计的,并基于Speedster22i FPGA系列相同的高性能架构,采用Speedcore作为硬件加速器的方案被广泛应用到数据中心和通信基础设施等领域。据了解,eFPGA IP授权业务在过去两年间快速增长,2017年,已经占到Achronix FPGA整体营收的20%,而2018年,凭借其显着的功耗和成本优势,eFPGA IP授权业务比重进一步提高。

本月,Achronix宣布推出第四代嵌入式FPGA产品Speedcore Gen4 eFPGA IP。较前代产品,Speedcore Gen4将性能提高了60%、功耗降低了50%、芯片面积减少65%,同时保留了原有的Speedcore eFPGA IP的功能,即可将可编程硬件加速功能引入广泛的计算、网络和存储应用,实现接口协议桥接/转换、算法加速和数据包处理。

图:Speedcore 7t较前代产品性能显著提升

图:Speedcore 7t较前代产品性能显著提升

据Achronix市场营销副总裁Steve Mensor介绍,创新的架构使这些性能提升成为可能。与上一代Speedcore产品相比,新的Speedcore Gen4架构实现了多项创新,从而可将系统整体性能提高60%。其中查找表的所有方面都得到了增强,以支持使用最少的资源来实现各种功能,从而可缩减面积和功耗并提高性能。其中的更改包括将ALU的大小加倍、将每个LUT的寄存器数量加倍、支持7位函数和一些8位函数、以及为移位寄存器提供的专用高速连接。

图:Achronix市场营销副总裁Steve Mensor

图:Achronix市场营销副总裁Steve Mensor

Speedcore Gen4的路由架构也借由一种独立的专用总线路由结构得到了增强。此外,在该路由结构中还有专用的总线多路复用器,可有效地创建分布式的、运行时可配置的交换网络。这为高带宽和低延迟应用提供了最佳的解决方案,并在业界首次实现了将网络优化应用于FPGA互连。

图:Speedcore Gen4架构为高性能总线提供了专用路由

图:Speedcore Gen4架构为高性能总线提供了专用路由

易用性也是eFPGA的特色之一,降低了客户集成FPGA加速器的门槛。客户通过定制其逻辑、RAM和DSP资源需求,Achronix接下来就会为其配置满足其需求的Speedcore IP,Speedcore查找表(LUT)、RAM单元模块和DSP64单元模块可以像乐高积木一样进行组合,以便为特定的应用创建优化的可编程功能。

根据艾瑞咨询的数据,2020年全球人工智能市场规模约1190亿人民币,未来10年,人工智能将会是一个2000亿美元的市场,空间非常巨大。

在人工智能领域,传统的芯片计算架构已无法支撑深度学习等大规模并行计算的需求,这就需要新的底层硬件来更好地储备数据、加速计算过程。其中,FPGA等用于性能加速的硬件、神经网络芯片、传感器与中间件,则是支撑人工智能的前提。新的Speedcore Gen4可谓最佳的人工智能/机器学习加速器。Achronix机器学习处理器(MLP)利用了人工智能/机器学习处理的特定属性,并将这些应用的性能提高了300%。这是通过多种架构性创新来实现的,这些创新可以同时提高每个时钟周期的性能和操作次数。

MLP是一个完整的人工智能/机器学习计算引擎,支持定点和多个浮点数格式和精度。每个机器学习处理器包括一个循环寄存器文件,它用来存储重用的权重或数据。各个机器学习处理器与相邻的机器学习处理器单元模块和更大的存储单元模块紧密耦合,以提供最高的处理性能、每秒最高的操作次数和最低的功率分集。这些机器学习处理器支持各种定点和浮点格式,包括Bfloat16、16位、半精度、24位和单元块浮点。用户可以通过为其应用选择最佳精度来实现精度和性能的均衡。

为了补充机器学习处理器并提高人工智能/机器学习的计算密度,Speedcore Gen4查找表(LUT)可以实现比任何独立FPGA芯片产品高出两倍的乘法器。领先的独立FPGA芯片在21个查找表可以中实现6x6乘法器,而Speedcore Gen4仅需在11个LUT中就可实现相同的功能,并可在1 GHz的速率上工作。

GSMA智库发布的最新的全球物联网市场报告显示,包括连接、应用、平台与服务,到2025年全球物联网市场规模将达到1.1万亿美元。数十亿物联网设备的出现,将给传统网络和计算基础设施带来压力。固定和无线网络带宽的急剧增加,加上处理能力向边缘等进行重新分配。这种新的处理范式意味着每秒将有数十亿到数万亿次的运算。传统云和企业数据中心计算资源和通信基础设施无法跟上数据速率的指数级增长、快速变化的安全协议、以及许多新的网络和连接要求。传统的多核CPU和SoC无法在没有辅助的情况下独立满足这些要求,因而它们需要硬件加速器,通常是可重新编程的硬件加速器,用来预处理和卸载计算,以便提高系统的整体计算性能。经过优化后的Speedcore Gen4 eFPGA已经可以满足这些应用需求。

Steve Mensor告诉21IC记者,现有已量产的Speedcore架构,Achronix可在6周内为客户配置并提供Speedcore eFPGA IP和支持文件。而最新采用台积电7nm工艺节点的Speedcore Gen4将于2019年上半年投入量产,芯片设计企业现已可以联系Achronix,以获得支持其特定需求的Speedcore Gen4实例。此外Achronix还将于2019年下半年提供用于台积电16nm和12nm工艺节点的Speedcore Gen4 eFPGA IP。据Steve Mensor预测,凭借Speedcore Gen4 eFPGA的功耗和成本优势,人工智能/机器学习和高数据带宽应用的爆炸式需求将推动其在边缘计算、5G、网络加速和计算加速等领域被广泛采纳,2019年,eFPGA IP授权业务有望达到Achronix FPGA整体营收的50%甚至更多。

我 要 评 论

网友评论

技术子站

更多

项目外包

更多

推荐博客