关闭

全栈芯片工程师

所属频道 公众号精选
负责CIS、MCU芯片设计、验证、后端全流程实现,欢迎同行加入交流学习!
  • 【Innovus】总结了十条消除DRC和Antenna的方法

    密密麻麻的线,像高架桥一样,不能交叉,还要保证留够宽度和间距。有时候APR工具并不是那么智能,需要人工干预才能达到满意的效果。下面总结了工作中遇到的Route后DRC、Antenna等问题的几个解决方法。第一步,不修antenna,降低Timing的优化强度,关掉SI,进行det...

    公众号精选
    2021-11-11
  • Library Compiler .lib转.db

    SynopsysDCK2015.06及以后版本不再支持.lib转.db功能,而Foundry提供定制SRAM的MemoryCompiler通常只能生成.lib文件,因此需要用从SynopsysDC工具独立出来的LibraryCompiler工具将.lib文转为.db文件。Syno...

  • 低通滤波器的FIR的设计

       基于FPGA低通滤波器FIR的设计1滤波器的特征参数介绍图1低通滤波器特征参数    如图1所示,低通滤波器的通带截止频率为ωp,通带容限为α1,阻带截止频率为ωs,阻带容限为α2。通带定义为|ω|≤ωp,过渡带定义为ωp

  • IIR数字滤波器的设计

    基于FPGAIIR数字滤波器的设计IIR(InfiniteImpulseResponse)无线脉冲响应滤波器。系统传递函数为:系统的差分方程可写为:IIR优缺点:1)在相同的幅频条件下,滤波器阶数比FIR滤波器低。2)IIR滤波器占用的硬件资源比较少(相比FIR滤波器)。3)不具...

  • 【剖析】傅里叶变换、拉普拉斯变换、Z变换

    为什么要读书?为什么要读书?书本里,有几千年的哲学观点、有几百年的科学规律、几十年的技术总结。多读书,可以帮助看明白这个世界,看明白人。时域、频域、s域、z域大学《信号与系统》讲了四种域:时域、频域、s域、z域。本质上,频域、s域、z域,都是从时域变换到频域。时域:连续信号:x(...

  • CMOS图像传感器--HDR模式

    HDR传感器的设计工程师是一群特别的“艺术画家”。他们以实验室为画室,以相机镜头为画布,而用芯片调配出最丰富的色彩。当我们拍摄一幅明暗悬殊的画面时,镜头捕捉的图像往往会与亲眼所见的景象相差甚远。而这些“艺术画家”的作品——HDR技术则能够帮我们留住更加真实的画面。 也许你早就使用...

    公众号精选
    2021-11-11
  • 【剖析】傅里叶变换、拉普拉斯变换、Z变换(二))

    【剖析】傅里叶变换、拉普拉斯变换、Z变换接着上文聊,我们知道在s域上,虚轴上不同的点对应不同的频率,而z域上单位圆与s域虚轴对应,可见,z域单位圆上不同的点,代表了不同的频率。对于z域的传递函数的零极点,也有和s域零极点类似的结论:规律1:如果在单位圆上有零点,则在零点所对应的频...

  • 带隙基准电压(四)-自启动电路

    带隙基准电压(三)-运放结构带隙基准电压(二)-运放结构带隙基准电压-Bandgap接上面三篇文章继续聊BandGap:经典Banba结构带隙基准电路,该电路由三部分组成。1.Startuppart,启动电路主要由MSA、MSB、MSC三个管子组成。2.Two-stageAmpl...

  • 芯片设计之CDC异步电路(五)

    芯片设计之CDC异步电路(四)芯片设计之CDC异步电路(三)芯片设计之CDC异步电路(二)芯片设计之CDC异步电路(一)1     CDC常见错误1.1     Reconvergence1.1.1      single_source_reconvergence结构:同一个信号...

  • 详解SPI协议

    SPI是SerialPeripheralInterface的简称,是由Motorola公司推出的一种高速、全双工的总线协议,可以实现一对一、一对多芯片通信。SPI接口信号SPI由SCLK、CS/SSEL、MOSI,MISO四根线组成,SCLK,时钟信号,时钟频率即SPI速率,和S...

    公众号精选
    2021-11-11
  • 标准单元库设计(二)

    Cellsingenericlibrary1. Basicgates(AND,OR,NAND,NOR,INV,EXOR,EXNOR)2. MUX3. HA,FA4. Specialcells(Fillers,Tapcells,EndCap,DeCaps)5. TieCells6....

    公众号精选
    2021-11-11
  • 标准单元库设计(三)

    SpecialcellsTapcells● Tapcellsareusedtoprovidesubstrateconnection.● Theyareusedtoavoidlatch-up.● Theyconnectn-welltoVDDandp-subtoVSS.● Theya...

    公众号精选
    2021-11-11
  • 如何大幅提升Virtuoso仿真效率?正确答案在此,快来抄作业!

    这是我们EDA云实证的第四期。本期实证的主角是——Virtuoso。半导体行业中使用范围最广的EDA应用之一。1991年Virtuoso技术正式发布,最初作为掩模设计师的版图工具,是Opus平台的一部分,主要功能包括电路设计与仿真、版图设计、设计验证,以及模拟/数字混合设计等。近...

  • Verilog二维数组作为输入输出端口可以吗

    先说答案:不行。通常,reg[7:0] mem[1:0]这种写法是作为内部二维寄存器使用的,比如定义一个1KB的存储器,可以用reg[7:0] memory[0:1023],或者reg[7:0] memory [1023:0]。那二维数组作为输入输出端口可以综合不?做个小实验,简...

  • 详解NLDM/CCS library model

    随着工艺节点下降到65nm以后,传统的NLDMmodel不再精确,Synopsys提出了基于电流源模型的CompositeCurrentSource(CCS),集timing/power/noise于一体,精确度更高,与SPICE的误差可以达到±2%。什么是TimingModel...

    公众号精选
    2021-11-11