当前位置:首页 > speedbridge
  • Cadence推全新用于PCIe 3.0的SpeedBridge Adapter

    Cadence设计系统公司今天宣布推出全新用于PCIe 3.0的SpeedBridge Adapter。它为设计师们提供了一个重要的工具,来验证和确认他们的PCI Express (PCIe) 设计。这一全新适配器在搭配Cadence Palladium Verification Computing Platform一起使用时,能很容易建立并快速调试基于PCIe的设计;它向后兼容基于PCIe 2.0、1.1和1.0a的设计。用于PCIe 3.0的SpeedBridge Adapter通过在运行生产级软件驱动程序和操作系统的硅片前环境中提供与真实世界流量的高速交互,缩短了上市时间并降低了系统风险。 SpeedBridge Adapter设计用于硅片前RTL、及基于PCIe的ASIC和系统级芯片(SoCs)的集成,并允许在真实世界工作条件下进行系统仿真。该适配器通过实际ASIC或SoC软件与硬件、驱动程序和应用程序开发对经过仿真的PCIe 3.0设计进行验证,并可搭配现有软件及软件测试程序或分析程序一起运行。 “设计师们面临挑战,需要越来越多地在控制日益增强的设计复杂性和日益缩短的上市时间窗口之间取得平衡,”Cadence公司负责系统和软件实现集团硬件系统验证的公司副总裁Christopher Tice表示。“PCIe 3.0的复杂程度更高,例如更高的数据传输速率(8GT/S)、向后兼容性要求、和不同的均衡标准等。为防止代价高昂的重新设计和上市延误,设计师们必须在复杂的真实世界条件下、通过高保真全速接口执行完整的系统验证。”

    时间:2013-07-31 关键词: cadence pcie adapter speedbridge

  • Cadence全新SpeedBridge Adapter实现对PCIe 3.0设计的确认和验证

    21ic讯—全球电子设计创新领先企业Cadence设计系统公司今天宣布推出全新用于PCIe 3.0的SpeedBridge® Adapter。它为设计师们提供了一个重要的工具,来验证和确认他们的PCI Express (PCIe) 设计。这一全新适配器在搭配Cadence® Palladium® Verification Computing Platform一起使用时,能很容易建立并快速调试基于PCIe的设计;它向后兼容基于PCIe 2.0、1.1和1.0a的设计。用于PCIe 3.0的SpeedBridge Adapter通过在运行生产级软件驱动程序和操作系统的硅片前环境中提供与真实世界流量的高速交互,缩短了上市时间并降低了系统风险。 SpeedBridge Adapter设计用于硅片前RTL、及基于PCIe的ASIC和系统级芯片(SoCs)的集成,并允许在真实世界工作条件下进行系统仿真。该适配器通过实际ASIC或SoC软件与硬件、驱动程序和应用程序开发对经过仿真的PCIe 3.0设计进行验证,并可搭配现有软件及软件测试程序或分析程序一起运行。 “设计师们面临挑战,需要越来越多地在控制日益增强的设计复杂性和日益缩短的上市时间窗口之间取得平衡,”Cadence公司负责系统和软件实现集团硬件系统验证的公司副总裁Christopher Tice表示。“PCIe 3.0的复杂程度更高,例如更高的数据传输速率(8GT/S)、向后兼容性要求、和不同的均衡标准等。为防止代价高昂的重新设计和上市延误,设计师们必须在复杂的真实世界条件下、通过高保真全速接口执行完整的系统验证。”

    时间:2013-07-30 关键词: cadence pcie adapter speedbridge

发布文章

技术子站

更多

项目外包