21ic讯 Altera公司今年早些时候宣布了早期客户基准测试结果获得成功,在此基础上,今天发布面向Stratix® 10 FPGA和SoC的早期试用设计软件,这是业界第一款针对14-nm FPGA的设计软件。客户现在可以启动自己的Str
在国际测试大会上,英特尔公司副总裁兼副总经理Gadi Singer在题为“应对频谱纳米技术和千兆复杂性的挑战”的演讲中指出,从1940年以来,每立方英尺MIPS或每磅MI
【导读】“复杂半导体IP之战”中印再度对决,谁是胜者? 未来对半导体IP的需求呈现与日俱增之势,其发展为中国及印度半导体设计服务行业提供了新的发展机会。那么,日后谁将会在这场“复杂半导体IP战”中
【导读】实现“即插即用”的SoC设计!SoC总线标准添加新规范 开放核协议国际合作(OCP-IP)组织发布了据称将提升系统级芯片(SoC)性能的OPC 2.2规范。OCP-IP旨在为IP核接口提供通用标准,实现“即插即用”的SoC设
【导读】无线SOC设计 90纳米及65纳米需求攀升 包括3G手机在内的各种新兴电子产品,已加快系统单芯片(SoC)的需求。台湾联电(UMC)透过与EDA、IP等业者的合作,已在尖端90纳米及65纳米制程方面,协助客户
【导读】为数字消费、家庭网络、无线、通信和商业应用提供业界标准处理器架构与内核的领先厂商美普思科技公司(MIPS Technologies, Inc)今天宣布,与针对音频、视频、图形和安全功能的联网数字家庭主要IP领先供应商
【导读】在日前于重庆举办的“中国集成电路设计业2012年会暨重庆集成电路跨越发展高峰论坛”上,富士通半导体又一次带来惊喜,率先将已经量产的成熟28nm先进工艺和设计服务带给中国高端SoC设计业者。 摘要: 在日
RISC是一种执行较少类型计算机指令的微处理器,起源于80 年代的MIPS主机(即RISC 机),RISC机中采用的微处理器统称RISC处理器。这样一来,它能够以更快的速度执行操作(每秒执
1、引言在片上系统的设计与实现中,验证这一环节日益重要,整个过程中花在验证的时间比重越来越大,主要原因在于随着SOC 芯片复杂度的提高,验证的规模也成指数级的增加。
摘要:针对LEON3开源软核处理器具有高性能,高可靠性等特征,构建了一个基于LEON3的动态图像边缘检测SoC。文中采用局部熵边缘检测算法,将图像采集,边缘检测和图像显示三个部分封装设计为IP核,通过APB总线嵌入到LE
【导读】作为半导体产业的后来者,中国在知识产权(IP)管理、使用、保护等方面的经验并不丰富,但是这丝毫没有阻碍政府与企业对IP的重视。 作为半导体产业的后来者,中国在知识产权(IP)管理、使用、保护等方面的经
作为半导体产业的后来者,中国在知识产权(IP)管理、使用、保护等方面的经验并不丰富,但是这丝毫没有阻碍政府与企业对IP的重视。事实上,这种重视已经从呼吁阶段迈向了具体实施,信息产业部电子信息产品管理司司长肖
Cadence设计系统公司近日宣布,位于台湾新竹的智原科技 (Faraday Technology Corp.) 通过采用Cadence®完整的工具流程,已成功完成该公司最大型的SoC (系统单芯片) 项目开发,该项目是用于4G基站的3亿门芯片设计。
全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布,位于台湾新竹的智原科技 (Faraday Technology Corp.) 通过采用Cadence®完整的工具流程,已成功完成该公司最大型的SoC (系统单芯片) 项目
全球电子设计创新领先企业Cadence设计系统公司布,位于台湾新竹的智原科技 (Faraday Technology Corp.) 通过采用Cadence?完整的工具流程,已成功完成该公司最大型的SoC (系统单芯片) 项目开发,该项目是用于4G基站的
Spansion 公司近日宣布,Spansion FL-S系列串行外设接口(SPI)闪存与 Spansion ML-G1 系列 SLC NAND 闪存已获得赛灵思闪存设备认证,可用于 Zynq-7000 全可编程SoC系列产品的配置与数据存储。赛灵思Zynq-7000 SoC 是首
2013年,众多业者将针对移动设备系统单芯片(SoC)市场火力持续加强。移动设备为同时追求更多的功能、更低的耗电,系统设备制造商纷纷采用单芯片(SoC)处理器。不过,由于SoC硬件规格日趋复杂、软件数量急速上升,加上产
在加速复杂IC开发更容易的当下,益华电脑(Cadence Design Systems, Inc.)发表 Tempus 时序 Signoff解决方案(Timing Signoff Solution),这是崭新的静态时序分析与收敛工具,精心设计让系统晶片(System-on-Chip,SoC)
在加速复杂IC开发更容易的当下,益华电脑(Cadence Design Systems, Inc.)发表 Tempus 时序 Signoff解决方案(Timing Signoff Solution),这是崭新的静态时序分析与收敛工具,精心设计让系统晶片(System-on-Chip,SoC)
FPGA正朝3D IC及SoC设计形式演进。得益于28纳米先进制程所带来的低功耗、小尺寸优势,FPGA不仅已能整合处理器核心,朝SoC方案演进,藉此提升整合度及产品性能,更可实现多种异质元件整合的3D IC,将有助开发人员设计