-
LP875761-Q1 DC/DC降压转换器详细介绍，德州仪器为你筑梦
在这篇文章中，小编将为大家带来德州仪器LP875761-Q1器件的相关报道。
-
高速PCB内同步时钟系统设计简介
首先，我们来回顾一下怎么判断一个系统是共同时钟，之前的博文提到，找时钟树，确定时钟信号的关系，是判断各种时序系统的关键。共同时钟系统，一般有一个外部的晶振或者晶体，然后通过时钟分配器分别连到系统的驱动端和接收端(也可以是FPGA直接输出不同的时钟到驱动端和接收端)，由外部时钟线来控制系统的时序工作方式，叫共同时钟系统。
-
同步源：功率测量中的时钟
很多人为了守时的需要都会佩戴手表，但是除了时常电波对时的电波表之外，其他的表在跑了或长或短的时间之后，都会出现一定的偏差，这是为什么呢?机械表的不难理解，本身内部就存在不小的误差，无论怎么精工细作都难
-
多核DSP的多路同步时钟信号设计
摘要：多核数字信号处理器(DSP)具有丰富的外设接口，每个外设接口具有各自独立的参考时钟。由于多核DSP具有较快的数据处理能力，对外设接口的时钟要求较高。当多个接口协同工作时，对时钟的同步要求较高。本文介绍了
-
汽车导航同步时钟如何为各装置统一时钟
汽车影音导航接收器能够送出非常精确的时间信息，但该信息是固定不变的。它必须经过转换后才能满足系统内已经使用或将要使用的各种装置对同步源的要求。各个制造厂商以及用户对同步的要求是各不相同的，有些使用不同
-
GPS时钟发生器技术方案
如何利用GPS OEM来进行二次开发,产生高精度时钟发生器是一个研究的热点问题。在电力系统、CDMA2000、DVB、DMB等系统中,高精度的GPS时钟发生器（GPS同步时钟）对维持系统正常运转有至关重要的意义。如在DVB-T单频网(S
-
基于DS80C320的GPS时钟发生器方案设计
如何利用GPS OEM来进行二次开发,产生高精度时钟发生器是一个研究的热点问题。在电力系统、CDMA2000、DVB、DMB等系统中,高精度的GPS时钟发生器（GPS同步时钟）对维持系统正常运转有至关重要的意义。如在DVB-T单频网(S
-
高精度同步时钟信号在分布式录波器中的实现
随着智能电网技术大踏步地向前发展，电力部门对故障录波装置的分布式应用要求越来越高，对在分布式系统中的录波同步的要求也越来越严格，仅采用单一的GPS对时系统已不能完全满足电网运行的要求。因此，需要引入更多
-
嵌入式同步时钟系统的设计与实现详解
嵌入式同步时钟系统的设计与实现详解
-
优化高速接口的时序裕量
过去十年中，高速数字总线已经获得了令人瞩目的发展，它们不仅比以往更快，而且还正在改变系统定时数据的方式。为提高数据吞吐量，新兴的同步数字总线可以通过一套定时机制在每个时钟周期内多次发送数据。本文将对源
-
PCM串行数据流同步时钟提取设计
摘要：为了产生语音调度系统中数据接收端异步接收PCM30／32路一次群串行数提流所需同步时钟的目的，采用以分频计数器为基础模块，辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法，利用可
-
基于数字化变电站的光纤纵差保护研究
一、引言 由于光电技术和计算机的飞速发展，新型光学电压、电流互感器日益显现出富有魅力的前景和强大的生命力，逐步取代电磁式互感器是继电保护的一个发展方向。 数字化变电站建设应充分体现一次设备智能化
-
SDH微波传输中的同步时钟
SDH微波传输电路是同步数字传输电路，电路中每个SDH传输设备都成为网元，电路中所有站点的网元时钟频率和相位都必须控制在预先确定的容差范围内，以保证电路中各个中继、交换节点的全部数据信息实现正确有效的中继和
-
GPS时钟系统（GPS同步时钟）技术方案
在电力系统、CDMA2000、DVB、DMB等系统中,高精度的GPS时钟系统（GPS同步时钟）对维持系统正常运转有至关重要的意义。 那如何利用GPS OEM来进行二次开发,产生高精度时钟发生器是一个研究的热点问题。 如在DVB-T
-
GPS时钟发生器技术方案
如何利用GPS OEM来进行二次开发,产生高精度时钟发生器是一个研究的热点问题。在电力系统、CDMA2000、DVB、DMB等系统中,高精度的GPS时钟发生器（GPS同步时钟）对维持系统正常运转有至关重要的意义。如在DVB-T单频网(S
-
基于FPGA的数据高速串行通信实现
这两种同步方法与锁相环相比，优点明显，建立时间短，只需要一个帧同步用来检测数据开始，然后就可在一个码元时间内恢复同步时钟，而且对接收方时钟的精度和频率要求不是很高，整个编码和解码可以分别用一个FPGA完成设计，电路设计全数字化，大大降低了PCB设计的成本和难度，且调试方便，缩短了项目周期。
-
基于FPGA的数据高速串行通信实现
这两种同步方法与锁相环相比，优点明显，建立时间短，只需要一个帧同步用来检测数据开始，然后就可在一个码元时间内恢复同步时钟，而且对接收方时钟的精度和频率要求不是很高，整个编码和解码可以分别用一个FPGA完成设计，电路设计全数字化，大大降低了PCB设计的成本和难度，且调试方便，缩短了项目周期。
-
ICSl523型同步时钟发生器的原理及应用
详细介绍该电路的工作原理和寄存器格式，给出ICSl523与S1D13806的实际接口电路及程序设计。
-
可复用SPI模块IP核的设计与验证
SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求，决定了系统级芯片的设计必须采用IP（Intellectual Property）复用的方法。
