-
PowerPCB信号完整性的整体分析与设计
信号完整性问题是高速PCB设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以
-
各种测试手段介绍及实例
信号完整性设计在产品开发中越来越受到重视，而信号完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。这些手段并非任何情况下都适合使用，都存在这样那样的局限性，合适选用，可
-
静电放电保护时维持USB信号完整性的方法
USB2.0的数据传输率达480Mbps。手机、MP3播放器和其它电子产品中，通用串行总线(USB)已经成为一项流行特性。USB使得数据在不同电子设备之间的传输更快更方便，对于那些使用USB2.0端口的产品而言尤为如此。随着常见文
-
可控与灵活性软件解FPGA测试之忧
随着FPGA接口的速度提高，高速接口的测试、PCB板级的测试、EMI/EMC的测试等，这些测试的难度会越来越突出。目前FPGA所需的嵌入式逻辑分析工具一般由FPGA厂家自行提供，但无法满足通用性要求;而外部测试工具除提供更好
-
VGA视频分配器系统的信号完整性及改善措施
处理高速电子系统的信号完整性问题一直是比较难于处理的,特别是越来越多的芯片的工作频率超过了100 MHz,信号的边沿越来越陡(已达到ps级) ,这些高速器件性能的提高更增加了系统设计的难度。同时,高速系统的体积不断减
-
Stratix II GX最佳电路板布板解决方案
Stratix? II GX是唯一能够在20个通道上同时支持数据速率高达6.375 Gbps嵌入式收发器的FPGA，满足了当今前沿应用的带宽需求。随着数据速率的提高，电路板设计人员面临的挑战也在增加。例如，Stratix II GX收发器支持的
-
信号完整性：PCB走线宽度变化产生的反射
在进行PCB布线时，经常会发生这样的情况：走线通过某一区域时，由于该区域布线空间有限，不得不使用更细的线条，通过这一区域后，线条再恢复原来的宽度。走线宽度变化会引起阻抗变化，因此发生反射，对信号产生影响。
-
存储器接口设计-认识信号完整性的价值
存储器和其它组件之间的问题通常存在于这些器件之间的接口上，这些系统级的问题有时候是难以觉察的。本文详述了一种能够很容易地识别和解决这些出现在存储器接口上问题的测试工具，从而使你的设计更为鲁棒。过去，设
-
采用边界扫描法测试系统级芯片互连的信号完整性
互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题，因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。本文介绍如何利用片上机制拓展JTAG标准使其包含互连的信号完整性测试，从而利
-
存储器接口设计-认识信号完整性的价值
存储器接口设计-认识信号完整性的价值
-
无向量测试是测试高速I/O的最佳方法
大批量半导体芯片制造商必须解决以下这道难题，即如何经济高效地测试嵌入在大型数字系统级芯片设计中的多个多通道高速I/O接口(如PCI Express、HyperTransport和 Infiniband)。虽然结合了闭环操作的片上内置自测试(BI
-
常用信号完整性的测试手段及其应用
信号完整性设 计在产品开发中越来越受到重视，而信号完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。这些手段并非任何情况下都适 合使用，都存在这样那样的局限性，合适选用，
-
信号完整性的测试方法介绍
信号完整性的测试手段很多，涉及的仪器也很多，因此熟悉各种测试手段的特点，以及根据测试对象的特性和要求，选用适当的测试手段，对于选择方案、验证效果、解决问题等硬件开发活动，都能够大大提高效率，起到事半功
-
10GBASE-T以太网信号完整性测量方案
以太网是个人电脑和消费电子非常重要的外围通讯接口。随着新一代以太网协议10GBASE-T的登场，在传输速度大幅提升的同时，对测试测量也带来了新的挑战。本文将重点介绍10GBASE-T以太网一致性测试面临的新的挑战以及相
-
R&S公司的矢量网络分析仪ZNB使用SET2DIL信号完整性技术来验证PCB的高速差分总线性能
使用SET2DIL（单端到差分插入损耗）算法来验证印刷电路板（PCB）上高速差分传输线的性能。R&S ZNB高性能矢量网络分析仪提供极高的动态范围和测试精度，极短的扫描时间和简便的操作。同时，R&S ZNB提高了时域测试性能
-
采用IBIS建模仿真分析信号完整性问题
高速数字设计人员面临的一个挑战就是处理其电路板上的过冲、下冲、错配阻抗振铃、抖动分布和串扰问题。这些问题都可归入信号完整性范畴。许多高速设计人员都使用输入/输出缓冲信息规范 (IBIS) 建模语言来预见并解决信
-
PowerPCB信号完整性整体分析设计
信号完整性问题是高速PCB设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以
-
力科发布8端口和12端口信号完整性网络分析仪SPARQ
21ic 讯 力科公司,日前正式发布8端口和12端口系列的信号完整性网络分析仪SPARQ。SPARQ使得S参数测量变得更加快捷且价格只有网络分析仪（VNA）的几分之一。使用8端口或者12端口的SPARQ，信号完整性工程师将能够对多链
-
信号完整性和器件的特性阻抗
在您努力想要稳定板上的各种信号时，信号完整性问题会带来一些麻烦。IBIS 模型是解决这些问题的一种简单方法。您可以利用 IBIS 模型提取出一些重要的变量，用于进行信号完整性计算和寻找 PCB 设计的解决方案。您从 I
-
信号完整性的电路板设计准则
信号完整性(SI)问题解决得越早，设计的效率就越高，从而可避免在电路板设计完成之后才增加端接器件。SI设计规划的... 信号完整性(SI)问题解决得越早，设计的效率就越高，从而可避免在电路板设计
liuliuqiu1212
啦啦啦德玛西亚1
peak0210
HPJ_0123
电脑小白09
c475301174
mingpu21
徐俊成123
徐俊成123
徐俊成123
徐俊成123
徐俊成123
hyrzwwy
hyrzwwy
hyrzwwy
c126
393994856
DianGongN
美思电子
adofu2008
