Actel公司宣布其低功耗ProASIC3现场可编程门阵列 (FPGA) 系列已获得AEC-Q100 Grade 2 和 Grade 1标准认证,即通过了一系列专为确保汽车应用中半导体器件的质量、可靠性和耐久性的临界压力测试,成功地为汽车制造商提供了可替代昂贵、复杂的ASIC技术的灵活、可靠的解决方案。
Altera公司宣布开始发售65-nm Stratix® III FPGA系列的首个型号产品EP3SL150。
Altera公司宣布开始发售65-nm Stratix® III FPGA系列的首个型号产品EP3SL150。
应用MCU+FPGA的设计,软件和外设硬件都可以在FPGA中变化,整个系统相当于一个很容易进行升级的软件,改变硬件就像改变软件一样简单。
利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件,在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设
应用MCU+FPGA的设计,软件和外设硬件都可以在FPGA中变化,整个系统相当于一个很容易进行升级的软件,改变硬件就像改变软件一样简单。
利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件,在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设
本文以指纹识别认证系统的ASIC化为应用背景,提出了一种基于FPGA的指纹采集接口的设计与实现方案。重点研究接口电路的硬件组成和如何采用硬件语言VHDL编程控制滑动式指纹传感器以完成高质量的指纹采集工作。
本文以指纹识别认证系统的ASIC化为应用背景,提出了一种基于FPGA的指纹采集接口的设计与实现方案。重点研究接口电路的硬件组成和如何采用硬件语言VHDL编程控制滑动式指纹传感器以完成高质量的指纹采集工作。
应用SRL16E来实现PN码生成器的方法可以大大节省FPGA资源的占用量,并且由于SRL16E是被优化设计的模块,相较于传统的方法可提高所设计PN码生成器的效率。
本文利用FPGA实现了基于RU算法的编码器设计实现。在Quartus II软件环境下对LDPC编码器进行仿真,使用Stratix系列EP1s25F672I7芯片,对码长为504的码字进行编码。
本文首先设计出符合星地链路实际情况的仿真模型,在确定误码结果统计方法的基础上,提出了一种能够模拟卫星轨道星地链路特性的信道模拟系统的硬件实现方法。
文中提出了一种DS/CDMA扩频调制和解扩解调系统模型,分析了该模型的扩频调制原理和解扩解调原理,跟着设计了用于实现解扩解调模块的射频电路和数字基带处理电路框图,分析了它们的组成及工作过程
NI正式推出专用于测试、控制和嵌入式系统开发的LabVIEW图形化系统设计平台的最新版本——LabVIEW 8.5。