Xilinx公司推出突破性的Virtex-4 FPGA

    2004年9月16日，赛灵思(Xinlinx)公司邀请中国大陆，台湾地区，韩国和菲律宾的媒体记者，在海南召开媒体峰会，宣布推出其革命性的Virtex-4 FPGA产品，标志着全球第一个利用90nm/300mm芯片制造工艺技术生产的多平台FPGA系列产品按时推出。

    Xilinx公司的Virtex-II和Virtex-II Pro平台的FPGA在过去的几年中曾经取得了巨大的成功，帮助该公司夺取了FPGA市场中50%以上的市场份额。通过对全球800多个客户进行专门座谈和交流，现在又推出了下一代FPGA产品 - Virtex-4。Virtex-4包括了100多项技术创新，整个系列分为三个面向特定应用领域而优化的平台FPGA架构，共有17种器件可供设计人员选择。这三个平台分别是：Virtex-4 LX FPGA（面向逻辑密集的设计）、Virtex-4 SX FPGA（面向高性能信号处理应用）和Virtex-4 FX FPGA（面向高速串行连接和嵌入式处理应用）。
 
    Virtex-4是目前性能最高功能最全面的一款FPGA，同时它还拥有嵌入式系统处理器，能实现全方位的高速串行连接能力，并且可以满足高性能DSP功能的要求。我们可以从以上几个方面一一来了解Virtex-4。

    高性能FGPA设计：

    作为电子设计工程师而言，他们对FPGA的要求是提供更高的系统性能，实现更低的功耗，降低系统成本，简化源同步和存储器接口。Virtex-4 FPGA从两个方面着手满足对更高性能的要求。首先是集成了实现关键系统功能的面向性能而优化的专用电路，如嵌入式处理器、DSP逻辑片、Ethernet MAC以及串行收发器。嵌入的硬IP可提供高达500 MHz的性能和11.1 Gbps的串行通信能力。第二个方面是提供强大的时钟管理功能，从而使工程师能够利用可编程逻辑构造发挥最大的性能。Xesium时钟技术满足了客户对更多更灵活时钟的要求，每片器件可提供32个全球时钟和20个数字时钟管理器（DCM）电路。Xesium DCM电路支持灵活地生成多个时钟域，性能高达500MHz，并且与前一代电路相比抖动少了40%。此外，Virtex-4器件还是一款提供差分时钟网络的FPGA，对于实现具有最小畸变和抖动的精确时钟来说，这是一项重要优势。

  Xilinx高级产品部经理 Chuck Tralka

    Virtex-4采用90nm工艺，由台湾UMC公司制造，使得器件成本降低了50%多，目前Virtex-4 LX25的单价是39.99美元，却具备24,192个逻辑单元，640个SelectIO, 1296K的RAM，8个数字时钟管理器以及48个XtremeDSP逻辑片，功能比Virtex-II提升了两倍，而价格也提高了两倍。

    但是90nm工艺也带来了新的问题，漏电流使得器件的功耗增长了很多。Xilinx采用了三氧化栅技术，在速度和漏电流之间进行折衷，将静态功耗降低50%，动态功耗也降低了50%，因为供电电压更低，电容更少。

    FPGA中的嵌入式处理器

    赛灵思公司利用一系列处理器PicoBlaze, MicroBlaze和PowerPC来满足这些要求。前两者是赛灵思公司自己的软核处理器，PowerPC硬核处理器是从IBM获得的授权。PicoBlaze软内核为实现广泛的嵌入式控制应用提供了一个成本优化的8位微控制器架构。对于需要更高性能的项目，MicroBlaze软内核提供了一个32位通用处理器架构。PicoBlaze和MicroBlaze内核可用于所有Virtex-4平台器件，可构成单处理器和多处理器系统。

  Xilinx IP解决方案市场总监 Mike Frazier

    对于需要最高性能的应用，赛灵思公司以性能优化的硬内核的形式来提供业界标准的PowerPC架构。而Virtex-4 FX平台器件可集成一个或两个PowerPC处理器。

    Virtex-4 FX器件包括多达两个PowerPC硬处理器内核。赛灵思公司首先在Virtex-II Pro系列中集成了嵌入式PowerPC 405内核。FPGA器件中嵌入的PowerPC内核包括：32个通用32位寄存器、硬件乘法和除法、16KB数据缓冲和指令缓冲存储器、存储器管理单元（MMU）、内置硬件定时器和用于调试及跟踪的内建JTAG支持。对于Virtex-4 系列，赛灵思公司将在450 MHz时的处理器性能提高至680 DMIPS，功耗降至0.9 mW/MHz，同时还保持了与第一代内核创建的所有软件和IP的兼容性。

    高速串行连接功能

    越来越多的工程师正在转向利用串行通信技术来满足对更高带宽和更低系统成本的要求, 但是目前五花八门的高速串行接口协议也让人目不暇接。Virtex-4宣称它支持所有流行的接口协议，以满足多种标准的需求，甚至，它还可以同时连接两个不同速度的标准协议。Virtex-4 FPGA提供了业界最宽的速率范围，收发器支持 600 Mbps至11.1 Gbps间的任意速率。这些第三代RocketIO收发器提供了对SONET（OC-12，OC-48）的增强支持，同时支持10G光纤通道和10G 以太网。

  Xilinx 高速串行I/O市场总监 Ryan Carlson

    Virtex-4 FX器件内置以太网连接能力，不需要消耗可编程逻辑资源即可提供无缝的芯片到芯片连接。以太网媒体访问控制器（MAC）内核支持10/100/1000 Mbps数据速率，兼容UNH验证标准并且具有互操作能力。

    DSP

    随着工程师开始为3G/4G移动通信、图像识别和视频会议设计新一代产品，但是，算法复杂性的增长速度比芯片密度和功能的增长速度为快。这一现象被称为Shannon定律。而使这一挑战更加严峻的是单MAC（乘法累加）处理器性能无法与莫尔定律同步扩展。利用Virtex-4 SX平台FPGA，赛灵思公司正在帮助DSP开发人员弥补可编程单MAC DSP性能和高级算法要求之间的差距。

  Xilinx DSP部市场经理 David Squires

    Virtex-4 FPGA能够与可编程DSP共同使用，做为DSP的预处理器或协处理器来分担计算密度的任务。与顺序执行程序软件的DSP处理器相比，基于FPGA的解决方案提供了并行执行优势。例如，让我们考虑一个256抽头的有限脉冲响应（FIR）滤波器。计算滤波器响应需要256个乘法累加器。一个单MAC处理器必须循环256次才能计算出一个输出样本。运行在1 GHz时，处理器的数据处理速率可达 4 MSPS（每秒百万样本）。利用包含256个乘法器和加法器的FPGA硬件实现同样的功能，由于256个乘法器和加法器可并行工作，因此每个时钟周期就可计算出一个输出样本。这样，尽管FPGA运行在500MHz时钟下，仅有单MAC处理器时钟频率的一半，但由于每个时钟周期生成一个结果，FPGA可提供500 MSPS的吞吐能力。Virtex-4中集成的下一代XtremeDSP解决方案提供的性能是前一代产品的两倍，而消耗的功率只有1/7，DSP价值则是原来的10倍（以单位价格的MACS/s计算）。

    开发人员可配置XtremeDSP逻辑片实现40多种不同的DSP和算术功能，包括乘法器、乘法累加器、乘法及加法器、三输入加法器、桶状移位寄存器、宽总线多路复用器、幅度比较器或宽输入加法器。不需要使用通用可编程逻辑构造资源，这一架构就可支持将多个XtremeDSP逻辑片连接起来，以完成更宽输入的算术功能、DSP滤波器和复杂算法。

    新推出的Virtex-4系列有望超越传统的PLD市场，并进入更为广泛的高性能处理、嵌入式处理和高速串行通信应用，赛灵思公司为此还专门成立了嵌入式处理部和DSP部，意图在ASIC/ASSP市场占有更大的份额。预计这一市场的总价值到2007年可达到年营收360亿美元（市场数字基于Gartner Dataquest 2007 ASIC/ASSP 预测报告）。