当前位置:首页 > 工业控制 > 电子设计自动化
[导读]JasperGold形式验证平台新应用Superlint和Clock Domain Crossing助逻辑设计人员将IP开发时间缩短四周楷登电子(美国Cadence公司)今日正式发布JasperGold® 形式验证平台扩展版,引入高级形式化验证技术的JasperGol

JasperGold形式验证平台新应用Superlint和Clock Domain Crossing助逻辑设计人员将IP开发时间缩短四周

楷登电子(美国Cadence公司)今日正式发布JasperGold® 形式验证平台扩展版,引入高级形式化验证技术的JasperGold Superlint和Clock Domain Crossing (CDC)应用,以满足JasperGold形式验证技术在RTL设计领域的签核要求。较现有验证解决方案,Superlint和CDC应用提高了IP设计质量,后期RTL变更最高减少80%, IP开发时间缩短4周。如需了解更多关于JasperGold技术用于RTL签核的详细内容,请参访www.cadence.com/go/rtlsignoff。

当今设计变得更为庞大复杂,开发在多个系统级芯片(SoC)中重复使用的强健IP,来提高设计人员生产力的需求日益突出。之前在网表实现阶段的签核检查现在需要在RTL设计阶段完成,但传统的静态lint和CDC工具无法有效保证高质量的RTL代码。

采用全新JasperGold形式化RTL 签核技术,设计人员可以利用更加丰富的功能检查和形式化智能调试来减少违例噪音,这正是目前最为紧迫的RTL签核挑战之一。通过与强大的JasperGold Visualize ™ 调试环境充分集成,JasperGold Superlint和CDC应用利用成熟的形式化智能技术来提高RTL设计的调试效率。此外,两个应用都整合了Cadence已有的形式化能力来增强各种过滤机制。现在,设计人员可以在验证和实现阶段使用稳健、可复用、无CDC问题的RTL代码来实现签核,不仅缩短了整体上市时间,还显著提高了设计质量。

“日益紧张的项目进度和IP质量压力让高效RTL 签核成为开发的重要组成部分,”Cadence数字和签核事业部及系统和验证事业部高级副总裁兼总经理Anirudh Devgan博士说道。“基于公认的JasperGold平台,Cadence将其业界领先的形式验证技术引入RTL签核,帮助逻辑设计人员在更短的时间内开发出更加稳健和可复用的IP代码。”

Cadence全新的Superlint应用集成了传统RTL linting和形式验证功能,通过RTL自动生成最完整的功能检查集。同样,在Cadence® JasperGold形式模拟器或Xcelium™ 并行模拟器环境下,CDC应用为严格的CDC验证提供亚稳态插入流程,实现更完整的签核。

客户认可

“ARM一年前就已经采纳了JasperGold Superlint应用,成功改进RTL 签核,缩短产品上市时间。通过在设计期间提前数周发现错误,后期RTL变更大幅减少,并在功能验证阶段节省更多时间。”

——ARM技术服务事业部副总裁兼总经理霍布森·布尔曼(Hobson Bullman)

“JasperGold CDC应用帮助我们在RTL签核早期即可发现CDC的功能性及结构性问题并完成纠错,提高了设计质量,每个IP的设计和验证可以节省2-4周。”

——STMicroelectronics设计经理大卫·维森佐尼(David Vincenzoni)

针对RTL签核, 全新JasperGold Superlint和CDC应用创新地扩展了Cadence验证套件。新应用支持Cadence系统设计实现战略(SDE),协助系统和半导体公司更高效地创建完整、差异化的终端产品。验证套件包括领先的核心引擎、验证架构技术和解决方案,提高设计质量,增加吞吐率,满足各类应用程序和垂直市场的验证需求。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

摘 要:随工艺的演进,集成电路发展已经进入超深亚微米阶段,芯片的成本、,性能、功耗、信号完整性等问题将成 为制约SOC芯片设计的关键问题。文章基于65GP工艺的实际项目模块级物理设计,在现超深亚微米下,对芯片的低功耗、...

关键字: 65GP 低功耗 拥塞 信号完整性 签核

Cadence软件是一款知名的PCB电路板设计软件,这款软件从画板功能上来说要超出同类软件不少,Cadence工具提供了良好且交互的工作接口和强大完善的功能,和它前端产品Cadence、OrCAD、Capture的结合,...

关键字: cadence 下载

我们经常遇到从AD转到Allegro的情况,但是之前非常麻烦且不容易转换。现在好了,从065号补丁开始,Cadence的Capture CIS可以导入AD软件的原理图,而Cadence的Allegro PCB Edito...

关键字: ad 封装 cadence

▼点击名片,关注公众号▼最近在学新工具cadence,在用新工具设计原理图,原理图快结束的时候发现一个小问题,差点毁了整个工程。因为原理图有十几页,所以有时候一个电源网络会被用在很多不同的页面上。然而这次操作差点翻车。情...

关键字: cadence

Dynamic Duo 2.0已经获得了来自NVIDIA、AMD和Arm的高度赞赏,他们在实践中均获得了大幅的硅前效率提升。张永专表示当前中国本土的很多芯片厂商也对Dynamic Duo 2.0非常感兴趣,Cadence...

关键字: cadence EDA 硬件仿真 原型验证

你知道PSpice for TI的高级仿真技术吗?许多硬件工程师面临的需要在紧凑的项目时间内进行精确设计的需求日渐增长。如无法可靠地测试设计,可能会导致生产时间表严重滞后并带来高昂的代价,因此仿真软件成为每个工程师设计过...

关键字: spice仿真 cadence

日前,TI(德州仪器)发布了Cadence设计系统公司的PSpice仿真器的新型定制版本。21ic中国电子网受邀参加此次发布的线上沟通交流会,揭秘PSpice for TI的与众不同。

关键字: pspice cadence

TI利用Cadence的新型仿真和分析工具轻松选择、评估和验证新设计的组件。

关键字: pspice cadence

Cadence设计系统公司宣布已收购美商传威(TranSwitchCorp.)公司高速接口IP资产,并雇用其经验丰富的IP开发团队,更进一步扩大Cadence快速发展的IP产品阵容。这项交易包括

关键字: cadence transwitch 传威

联电昨(6)日宣布,Cadence类比/混合信号(AMS)芯片设计流程已获得联电28纳米HPC+制程的认证。透过此认证,Cadence和联电的共同客户可以于28纳米HPC+制程上利用全新的AMS解决方案,去设计汽车、工业...

关键字: 28纳米 cadence 联电 hpc+
关闭
关闭