EDA软件、集成无源器件IPD和系统级封装领域的领先供应商芯禾科技(Xpeedic Technology Inc.),近日宣布在美国加州正式成立其硅谷运营中心。该中心将主要负责公司在美国市场的EDA产品销售和技术支持。
Altium designer 如何进行SI仿真?
Altium Designer 已经允许您在原理图的环境下,采用在相应的连线、总线或者线束上添加网络类指示器网络类定义, 来创建用户自定义的网络类......
在PCB设计的时候,经常会遇到芯片或者排针多个引脚并行走线的情况,我们都知道AD有“交互式布多根线连接”的功能,通过这个功能能够很轻松的实现并行走线,不过在选择这多个引脚的时候可以通过“S+L”一次选择多个引脚来代替通过“shift”一个一个的选择。
首先对于 altera 公司的FPGA芯片来讲,在cyclone III代以上,芯片的底部增加了一个焊盘,很多工程师往往以为是散热用,其实不然......
当信号在传输线上传播时,信号感受到的瞬态阻抗与单位长度电容和材料的介电常数有关......
多长的走线才是传输线?
信号沿传输线向前传播时,每时每刻都会感受到一个瞬态阻抗,这个阻抗可能是传输线本身的,也可能是中途或末端其他元件的。对于信号来说,它不会区分到底是什么,信号所感受到的只有阻抗。如果信号感受到的阻抗是恒定的,那么他就会正常向前传播,只要感受到的阻抗发生变化,不论是什么引起的(可能是中途遇到的电阻,电容,电感,过孔,PCB转角,接插件),信号都会发生反射。
信号的反射可能会引起振铃现象
在进行PCB布线时,经常会发生这样的情况:走线通过某一区域时,由于该区域布线空间有限,不得不使用更细的线条,通过这一区域后,线条再恢复原来的宽度。走线宽度变化会引起阻抗变化,因此发生反射,对信号产生影响。那么什么情况下可以忽略这一影响,又在什么情况下我们必须考虑它的影响?
信号的接收端可能是集成芯片的一个引脚,也可能是其他元器件。不论接收端是什么,实际的器件的输入端必然存在寄生电容,接受信号的芯片引脚和相邻引脚之间有一定的寄生电容,和引脚相连的芯片内部的布线也会存在寄生电容,另外引脚和信号返回路径之间也会存在寄生电容。
很多时候,PCB走线中途会经过过孔、测试点焊盘、短的stub线等,都存在寄生电容,必然对信号造成影响。走线中途的电容对信号的影响要从发射端和接受端两个方面分析,对起点和终点都有影响
电路板设计是一项关键而又耗时的任务,出现任何问题都需要工程师逐个网络逐个元件地检查整个设计。可以说电路板设计要求的细心程度不亚于芯片设计
看题目小伙伴们会觉得很奇怪,什么是带网络功能的有源音箱?是WIFI音箱么?没错我原本就是想做一个WIFI音箱的,但是对WIFI和蓝牙模块不是很熟悉,于是就先做一个带网络功能的有源音箱。大不了到时候就藏个无线路由器到里面,那也是WIFI音箱了,对于DIYer来说这些事无所谓的啦,重要的是使用趁手的工具,将东西做出来对吧。
2016年11月西门子宣布收购Mentor Graphics(明导国际,简称Mentor), 消息传出,众说纷纭,一些分析师认为西门子收购Mentor只为了汽车电子业务,实际上西门子收购Mentor并非只为汽车电子。但毫无疑问,汽车电子是Mentor产品线中非常吸引人的一块业务,不过Mentor的汽车工具究竟有哪些?主要应用在汽车开发的哪些环节?可能不少读者就和笔者一样不太清楚了,在2016年度汽车电子系统解决方案论坛上(IESF2016),明导国际汽车电子客户技术经理武凯向与非网记者完整讲解了Mentor在汽车电子应用上的布局。
最近有在做一些对讲设备,测试的时候,每次对着麦克风讲完话,总能从面前的喇叭上听到自己讲的话。想起偶尔打电话的时候也会出现相似的情况,就是不知道为什么电话里有自己的讲话声,之前只觉得电话出问题了,或者是信号串了之类的,没思考过。这回是面对面碰到了这种现象,了解后才知道这个是对讲系统设计中最棘手的问题之一,回音问题。经过一段时间与回音问题的抗争,积累了不少回音消除方面的经验,而今天就将这些经验分享给大伙,主要是其中用到的一款消回音调试板。
一直以来,大规模芯片的测试过程都是即费时又费钱的活,TetraMAX II如何能缩短十倍的时间!
随着IPU2.0的推出,FotoNation和芯原通过提供市面上最佳的可编程、功耗、性能和尺寸组合方案,将计算机视觉和计算成像技术提升到新的高度。
Altera日前推出该公司第10代FPGA和SoC(芯片系统),Altera公司产品营销资深总监Patrick Dorsey表示,第10代器件在工艺技术和体系结构基础上都进行了优化,以最低功耗实现了业界最好的性能和水平最高的系统集成度
采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一。本文给出一种基于FPGA的数字钟设计方案。该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统。整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试。测试结果表明该设计方案切实可行。