DDS原理及基于FPGA的实现
扫描二维码
随时随地手机看文章
直接数字频率合成技术(Direct Digital Synthesis，DDS)是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术，该技术具有频率分辨率高、频率变化速度快、相位可连续性变化等特点，在数字通信系统中被广泛采用，是信号生成的最佳选择。目前市场上可以见到很多集成的、多功能的专用DDS芯片，像AD9835、AD9954、AD9959等。但是在某些场合，专用DDS芯片在控制方式、频率控制等方面与系统的要求差别很大，现场可编程门阵列(FPGA)器件具有工作速度快、集成度高、可靠性高和现场可编程等优点。利用它来设计符合自己需要的DDS电路是一个很好的解决方法。
1 DDS的基本原理
DDS的主要思想是从相位的概念出发合成所需要的波形，其结构由相位累加器、波形存储器、数模转换器、低通滤波器和参考时钟五部分组成，其基本原理框图如图1所示。
综上所述，在采样频率一定的情况下，可以通过控制频率控制字K来控制所得离散序列的频率，经保持、滤波之后可唯一地恢复出此频率的模拟信号。
2 基于FPGA技术实现DDS的方案
用FPGA实现DDS的基本工作过程为：通过VXI接口电路将生成的数据存入固定数据RAM中，然后用FPGA设计的相位累加器来计算并选择RAM中的数据存放地址，最后将数据给定的频率控制字输出，经DAC转换即实现了任意波形输出。原理图如图2所示。虚线部分可用FPGA来实现。
图2中参考时钟由高稳定的晶体振荡器产生，主要用于控制DDS中各器件同步工作。虚线部分相当于相位累加器，它由N位加法器与N位相位寄存器构成，它实际上是一个计数器。每来一个时钟脉冲，加法器将相位增量数据与相位寄存器输出的累积相位数据相加，把相加后的结果送至相位寄存器的数据输入端。相位寄存器将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制字相加。由此看来，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。
3 结束语
采用FPGA设计DDS电路，充分发挥了FPGA在系统可编程的优点，可以通过软件灵活改变相关参数，给设计带来很多方便。用FPGA设计DDS电路较采用专用DDS芯片更为灵活，只要改变FPGA中的ROM数据，DDS就可以产生所需波形数据，并且FPGA的功能完全取决于设计需要，因而具有相当大的灵活性，将DDS设计嵌入到FPGA芯片所构成的系统中，其系统成本并不会增加多少，因此，采用FPGA来设计DDS系统具有很高的性价比。
下载文档
