CPLD在有源电力滤波器中的应用

摘 要： 针对谐波污染问题，设计并实现了一种由上、下位机组成的并联型有源电力滤波器。以TMS320C5416 DSP为核心的下位机控制模块为背景，重点介绍了CPLD对其外围器件的逻辑接口设计，主要包括外围器件的片选和读写控制、DSP的中断管理和时钟信号的分频处理等。开发软件使用QuartusⅡ，通过硬件描述语言VHDL对其功能进行描述，并在波形编辑器中完成逻辑时序的仿真。
关键词： DSP；CPLD；VHDL；时序仿真

随着电力电子技术的飞速发展，电力电子装置的应用日益广泛，引起的谐波污染问题也越来越受到人们的关注。为了提高电能质量，抑制谐波污染，一条基本思路就是装设谐波补偿装置[1]。由于传统的LC滤波器易受电网阻抗和运行状态影响，容易与系统产生并联谐振而且只能补偿固定频率谐波，所以有源电力滤波器已经成为谐波补偿的一种新的发展趋势。有源电力滤波器能够对不同频率的谐波和变化的无功功率进行补偿，同时为了满足谐波检测的实时性、准确性要求，多采用以高速数字信号处理见长的DSP作为系统CPU。但是DSP只有两个I/O口，与多个外围器件的接口扩展受到限制，所以本文采用CPLD设计了DSP系统的组合逻辑电路，实现与外围器件的接口扩展和时序配合,并在QuartusⅡ波形编辑器中完成了系统的时序分析。
1 系统总体设计
　本系统是并联有源电力滤波器，主要治理电流谐波，采用上、下位机的设计形式。下位机控制电路以TMS320C5416 DSP为核心，实现现场数据采集，谐波的实时检测与补偿、无功功率补偿和简单的数据显示功能；上位机采用工控机并利用Visual C++和SQL Server集成开发软件，实现电网数据的存储和进一步分析处理。系统总体框图如图1所示。