当前位置:首页 > 工业控制 > 电子设计自动化
[导读]全球可编程平台领导厂商赛灵思公司宣布推出第四代部分可重配置设计流程,以及智能时钟门控技术的多项全新强化方案,可针对Virtex™®-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载


全球可编程平台领导厂商赛灵思公司宣布推出第四代部分可重配置设计流程,以及智能时钟门控技术的多项全新强化方案,可针对Virtex™®-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件,利用其简便易用、直观的部分可重配置设计流程,进一步降低功耗和整体系统成本。同时,最新推出的ISE版本还可提供一项低成本仿真方案, 支持嵌入式设计流程。

赛灵思 ISE 设计套件高级市场营销总监 Tom Feist 指出:“由于系统日趋复杂,如今的设计人员往往需要以更少的资源实现更高的目标,而FPGA的可配置能力加上其固有的可编程性,使其成为设计人员的一项重要资产。赛灵思FPGA一直以来就支持部分可重配置功能,并且具备现场编程和重编程的高度灵活性。在成本、开发板容量及功耗均面临严苛限制的今天,行业需要更高效更经济的设计方案在竞争中取得优势,这就是为什么赛灵思一直致力于让设计流程更加容易的重要因素。”

部分可重配置技术具备可即时调整的高度灵活性,可以大幅扩充单一FPGA的容量。在器件运行中,设计人员可对FPGA某些区域进行重新编程,藉此加入新的功能,而器件其余部分正在运行的应用则完全不会受到任何影响。例如,用户开发无线光传输网络方案,少用30-45%的资源就可以实现多端口多路复用器/转发器的功能,而软件无线电(SDR)解决方案可以在不干扰其他波形继续运行的同时动态交换通信波形,而且也无需改用更大或是额外的器件。部分可重配置技术还可以帮助设计人员有效的管理功耗,当系统无需在最高性能运行时,可以使用低能耗的方式来替代高能耗功能运行。

赛灵思采用更直观的设计流程以及界面,使其第四代部分可重配置技术更加易于使用。其中包括一个经进一步改进的时序约束和时序分析流程,自动插入代理逻辑以桥接静态和可重配置部分,并具备完整的设计时序收敛和仿真功能。ISE12 使得设计人员可以应用Virtex-4, Virtex-5 和Virtex-6器件,实现各种部分可重配置应用。

针对降低BRAM功耗,时钟门控技术不断创新,为帮助客户使其设计的功耗更有效率,通过2009年夏季对PwrLite公司的收购,赛灵思增强了其智能时钟门控技术,降低BRAM动态功耗。通过一系列独特的算法,ISE可以自动中断不必要的逻辑活动,这些不必要的逻辑活动正是引起耗电的关键因素。通过在综合过后而非在RTL层实现功耗优化,ISE可以降低多达30%的整体动态功耗。从ISE12.2设计套件开始,智能时钟门控优化也将在简单或双端口模式下,降低专用RAM模块的功耗。这些模块提供了几种启动模式,包括:阵列启动,写入启动,以及输出时钟寄存器启动。大多数的功耗节约都来自阵列启动模式。ISE是唯一可以提供集成于布局布线算法中的细分化时钟门控优化FPGA工具套件,更多信息,请参考赛灵思白皮书(WP370):用时钟控制门技术降低开关功耗 。

针对嵌入式设计提供的仿真支持

ISE Simulator (ISim)现在已可通过赛灵思 XPS(Xilinx Platform. Studio)和项目导航 (Project Navigator) 工具支持嵌入式设计流程,可以让嵌入式开发人员享受到集成在ISE设计套件中的混合语言(VHDL和Verilog)仿真器的优势。

新版本的ISim具备许多强化生产力的新功能,包括自动检测,以及用于编辑及查看功能的设计存储列表。新的存储编译器 (Memory Editor)可以帮助设计人员运用图形化方式查看各种假设(What-if)情景,而不用重新编译设计就能强制设定一个信号内的某个值或者模板。ISE12还可以让设计人员能够从波形检视器中浏览HDL源码。

立即启动设计

ISE 12设计套件目前正分阶段推出,其中面向 Virtex-6 FPGA 设计的智能时钟门控技术已随5月4日发布的12.1版本推出;面向 Virtex-6 FPGA 设计的部分可重配置技术随12.2 版本推出;而 对AXI4 IP 的支持将随 12.3 版本推出。ISE 12 套件可与 Aldec、Cadence Design Systems、Mentor Graphics 以及 Synopsys等公司推出的最新仿真和综合软件协同工作。

此外,相对于前版而言,ISE 12 版软件的逻辑综合平均速度提升2倍,大型设计实施运行速度加快1.3倍,同时强化了嵌入式设计的方法。



来源:candy0次

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

近日举办的GTC大会把人工智能/机器学习(AI/ML)领域中的算力比拼又带到了一个新的高度,这不只是说明了通用图形处理器(GPGPU)时代的来临,而是包括GPU、FPGA和NPU等一众数据处理加速器时代的来临,就像GPU...

关键字: FPGA AI 图形处理器

在北京举办的AMD AI PC创新峰会上,AMD高级副总裁及GPU技术与工程研发王启尚也登台演讲,做了一场AMD AI技术发展报告,还透露了一个小惊喜。

关键字: AMD 光电模块 赛灵思

当我们提到成本优化型FPGA,往往与简化逻辑资源、有限I/O和较低制造工艺联系在一起。诚然,在成本受限的系统设计中,对于价格、功耗和尺寸的要求更为敏感;但随着一系列创新应用的发展、随着边缘AI的深化,成本优化型FPGA也...

关键字: AMD FPGA Spartan 边缘计算

全球领先的高性能现场可编程门阵列(FPGA)和嵌入式FPGA(eFPGA)半导体知识产权(IP)提供商Achronix Semiconductor公司宣布,该公司参加了由私募股权和风险投资公司Baird Capital举...

关键字: FPGA 智能汽车 eFPGA

全新 FPGA 能为嵌入式视觉、医疗、工业互联、机器人与视频应用提供高数量 I/O、功率效率以及卓越的安全功能

关键字: FPGA 嵌入式视觉 机器人

Altera致力于为客户提供端到端的FPGA、易于使用的AI、软件和弹性供应链。

关键字: FPGA AI

在半导体领域,大部分对于AI的关注都集中在GPU或专用AI加速器芯片(如NPU和TPU)上。但事实证明,有相当多的组件可以直接影响甚至运行AI工作负载。FPGA就是其中之一。

关键字: FPGA AI 半导体

半导体产品老化是一个自然现象,在电子应用中,基于环境、自然等因素,半导体在经过一段时间连续工作之后,其功能会逐渐丧失,这被称为功能失效。半导体功能失效主要包括:腐蚀、载流子注入、电迁移等。其中,电迁移引发的失效机理最为突...

关键字: 半导体 电迁移 FPGA

2月28日消息,据外媒最新报道称,英伟达利用其行业优势地位,操控GPU市场供给,让厂商选择去站队。

关键字: AMD 光电模块 赛灵思

这款较低成本的开发平台可帮助学生、初学者和经验丰富的设计人员采用新兴技术

关键字: RISC-V FPGA 嵌入式
关闭
关闭