当前位置:首页 > 工业控制 > 电子设计自动化
[导读]在FPGA设计中,内部的FIFO设计是 个不可或缺的内容,其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器,在coregen中可以直接产生这的硬FIFO控制器, 强烈建议能够使用硬的H

在FPGA设计中,内部的FIFO设计是 个不可或缺的内容,其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器,在coregen中可以直接产生这的硬FIFO控制器, 强烈建议能够使用硬的HFO控制器的场合,直接的好处足节省逻辑资源和提高逻辑速度,对于绝大部分的HFO设计,推荐使用Xili coregm产生。这样可以保证功能正确,对于需要定制FIFO控制器的场合请小心。

下面将结合coregn来说明如何设计一个FIFO

产生FIFO时应使用coregen的FIFO generator,打开后显示如图1所示的对话框。

FIFO cenerator对话框

图1 FIFO cenerator对话框

注意其中选项的意义在左边的(Read/Wfik 0ock Donmm)中选择同步FIFO或异步FIFO,即囱写时钟是否是同-个。

在( Memory Type)中选择是使用内部的块RAM或分布式RAM,或者移位寄存器或者内置的FIFO(目前Virtex ̄4和Virtex-5的器件有内置FIFO)。选择时根据具体应用决定,一般来说,当需要的RAM较小时选择分布式RAM;当使用有内置FIFO的器件时优选内置FIFO;较大的RAM且没有内置FIFO的器件时选择块RAM。

(Supported Features)列的第1个功能是对不对称的位宽的支持,指FIFO的读/写位宽可以不一致;第2个功能是First-Word Fall-Through,当需要看见FIFO内的第1个数,而又不想进行读操作时使用,一般用做需要根据FIFO内数据决定是否需要对FIFO进行操作的场合;第3个功能是说是否使用内部的内置FIFO控制器,当选择内置FIFO的应用时会有这个功能;第4个是ECO的支持,指内置的Error Correcti。n Checking的功能,目前只有Virtex-5的块RAM和内置FIFO有此功能。

单击【下一步】按钮进入(Fifo Generator)对话框2,如图2所示。

对话框

图2 (Fifo Generator)对话框2

在其中设置详细的属性,从上往下一是是否标准FIFO,还是需要支持First-WordFall-Through:二是对于内置FIFO的应用,还需要设置读/写时钟的频率;三是设置读/写位宽和深度;四是是否需要内置的ECO;五是是否要使用块RAM或FIFO内的寄存器。注意选择了使用内部寄存器,下面显示的Read Latency会增加。通常块RAM或者FIFO是输入寄存,锁存器输出,所以不选使用内部寄存器。Read Latency是一个时钟周期,选择时会是两个时钟周期。在设计时需要根据时钟频率和时序要求决定是否选这个选项,不选的话,RAM会有一个较大的Tco。当然也可以不选择这个选项而多增加一级寄存器在代码中,这样处理的优点是可以抵消一些线延时;缺点是无法使用RAM内置的寄存器,从而浪费了资源。

单击【下一步】按钮将出现如图3所示的对话框3。

从上往下一是是否需要几乎空满标志;二是是否需要产生读/写响应信号;三是是否需要产生读/写错误标志;四是是否需要产生复位及复位是同步的还是异步的;五是复位时满标志的值。上面的读/写错误就是overflow和underflow,是指当FIFO满时仍在写,空时仍在读的标志,可以用来监控FIFO是否出现了错误操作。RAM的复位指复位RAM的输入输出寄存器,而不会复位RAM内部的内容。

Fifo Generator 对话框

图3 Fifo Generator 对话框

单击【下一步】按钮打开如图4所示的对话框4。

Fifo Generator对话框

图4 Fifo Generator对话框4

在其中可以设置FIFO的空满标志的阈值。

单击【下一步】按钮打开如图5所示的对话框5。

在其中可以设置将FIFO内部的数据的个数通过接口开放给用户逻辑可见。

单击【下一步】按钮打开对话框如图6所示的对话框6,可以看到所有的设置,并仔细检查设置是否正确。

单击(Finish)按钮,会产生.V的原文件和.edn或。ngc的网表。综合和仿真可以用。Ⅴ的源文件,布局布线时需要将.edn的文件放在mlcro search path的目录或工程目录中。另外,还会产生.xco的文件,这是产生的∏FO时的配置文件,下次可以在coregen中import这个文件产生一个和这次配置相同的FIFO。

如本节所示,在coregen中产生FIFO是一个较简单的操作,推荐能用coregen时尽量使用。手动定制FIFO不属于本节的内容,在此不讲述。

Fifo Generator对话框

图5 Fifo Generator对话框5

Fifo Generator对话框

图6 Fifo Generator对话框6



参考文献:

[1].Throughdatasheethttp://www.dzsc.com/datasheet/Through_1177452.html.
[2].ECOdatasheethttp://www.dzsc.com/datasheet/ECO_2043505.html.
[3].Virtex-5datasheethttp://www.dzsc.com/datasheet/Virtex-5_1706996.html.


来源:ks991次

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

在数字化浪潮席卷全球的今天,FPGA技术正成为驱动创新的核心引擎。2025年8月21日,深圳将迎来一场聚焦FPGA技术与产业应用的盛会——2025安路科技FPGA技术沙龙。本次沙龙以“定制未来 共建生态”为主题,汇聚行业...

关键字: FPGA 核心板 开发板

在现代电子系统中,现场可编程门阵列(FPGA)凭借其开发时间短、成本效益高以及灵活的现场重配置与升级等诸多优点,被广泛应用于各种产品领域。从通信设备到工业控制,从汽车电子到航空航天,FPGA 的身影无处不在。为了充分发挥...

关键字: 可编程门阵列 FPGA 数字电源

2025年8月4日 – 提供超丰富半导体和电子元器件™的业界知名新品引入 (NPI) 代理商贸泽电子 (Mouser Electronics) 即日起开售Altera®的Agilex™ 3 FPGA C系列开发套件。此开...

关键字: FPGA 边缘计算 嵌入式应用

内窥镜泛指经自然腔道或人工孔道进入体内,并对体内器官或结构进行直接观察和对疾病进行诊断的医疗设备,一般由光学镜头、冷光源、光导纤维、图像传感器以及机械装置等构成。文章介绍了一款基于两片图像传感器和FPGA组成的微型3D内...

关键字: 微创 3D内窥镜 OV6946 FPGA

运用单片机和FPGA芯片作为主控制器件 , 单片机接收从PC机上传过来的显示内容和显示控制命令 , 通过命令解释和数据转换 , 生成LED显示屏所需要的数据信号和同步的控制信号— 数据、时钟、行同步和面同步 。FPGA芯...

关键字: 单片机 FPGA LED显示屏

在异构计算系统中,ARM与FPGA的协同工作已成为高性能计算的关键架构。本文基于FSPI(Fast Serial Peripheral Interface)四线模式,在150MHz时钟频率下实现10.5MB/s的可靠数据...

关键字: ARM FPGA FSPI

在全球FPGA市场被Xilinx(AMD)与Intel垄断的格局下,国产FPGA厂商高云半导体通过构建自主IP核生态与智能时序约束引擎,走出差异化高端化路径。本文深入解析高云半导体FPGA工具链的两大核心技术——全栈IP...

关键字: FPGA 高云半导体

2025年6月12日,由安路科技主办的2025 FPGA技术沙龙在南京正式召开,深圳市米尔电子有限公司(简称:米尔电子)作为国产FPGA的代表企业出席此次活动。米尔电子发表演讲,并展出米尔基于安路飞龙派的核心板和解决方案...

关键字: FPGA 核心板 开发板

高 I/O、低功耗及先进的安全功能,适用于成本敏感型边缘应用

关键字: FPGA I/O 机器视觉

本文讨论如何为特定应用选择合适的温度传感器。我们将介绍不同类型的温度传感器及其优缺点。最后,我们将探讨远程和本地检测技术的最新进展如何推动科技进步,从而创造出更多更先进的温度传感器。

关键字: 温度传感器 CPU FPGA
关闭