晶振 PCB布局

晶振选择和电路板设计

晶振的选择和PCB板布局会对VCXO CLK发生器的性能参数产生一定的影响。选择晶体时，除了频率、封装、精度和工作温度范围，在VCXO应用中还应注意等效串联电阻和负载电容。串联电阻导致晶体的功耗增大。阻值越低，振荡器越容易起振。

首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。

晶振PCB设计

印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PCB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。

晶体的选择和PCB板布局会对VCXO CLK发生器的性能参数产生一定的影响。选择晶体时，除了频率、封装、精度和工作温度范围，在VCXO应用中还应注意等效串联电阻和负载电容。串联电阻导致晶体的功耗增大。阻值越低，振荡器越容易起振。负载电容是晶体的一个重要参数，首先，它决定了晶体的谐振频率。一般晶体的标称频率指的是其并联指定负载电容后的谐振频率。应当指出，此处的标称频率是当CL等于指定负载电容时利用公式(1)计算出的值，但不是利用计算出的值。因此，VCXO的调谐范围与CL的值紧密相关。当负载电容值较小时，VCXO的调谐范围限制在上端；同样，电容值较大时，调谐范围将限制在下端。负载电容的适当取值取决于VCXO的特性。例如，MAX9485设计中，为了均衡调谐范围、调谐曲线中点、同时简化电路板设计，我们选择Ecliptek (ECX-5527-27) [2]具有14pf负载电容的27MHz晶体。使用这样的晶体时，MAX9485具有±200ppm的牵引范围。应该指出，封装会导致晶体牵引范围的差异。一般金属壳封装比表贴器件(SMD)的牵引范围更大。但是最近DAISHINKU公司[5]生产的一款新SMD晶体可达到与金属壳晶体近似的牵引范围。我们测试了这款SMD晶体(DSX530GA)，发现外接两个4pf的并联电容时可以实现±200ppm频率牵引范围。

为了限制VCXO的调谐范围，可通过改变外部并联电容设置向上的调节范围。并联电容取值范围为4 - 7pf，取决于电路板寄生电容。另一方面，向下的调节范围取决于内部变容二极管值，不能由外部改变。为了降低寄生电容对向上频率调节范围的影响，在电路板布局中应尽可能的减少晶体引脚对地的寄生电容，保证引脚与地层和电源层之间的清洁。欲了解更多的优质晶体振荡器供应信息详情可见http://www.dzsc.com/product/searchfile/553.html