可大幅度提高封装效率的Origami封装

李秀清(中国电子科技集团公司第13研究所 河北 石家庄 050051)众所周知，目前所有的信息处理与存储工作都是由硅实现的，由此可见硅材料的重要性。而再看看电路板我们就不难发现，电路板上的大部分空间处于闲置状态，电路板空间的利用率极低。封装只能够增加体积、重量和成本，而且同时还可能降低硅的性能。幸运的是，一种新型封装技术正在改变着电路板的这种状况。

影响封装的最大因素是封装的效率，也就是硅片面积与封装引脚面积之比。某些插针网格阵列(PGA)的效率不足10％；某些焊球阵列(BGA)的效率能达到20％；芯片规模封装(CSP)的效率在80％以上；而多芯片模块(MCM或系统封装(SiP)的封装效率可接近90％。这也是世界范围内兴起MCM研究热潮的原因所在。

1叠层芯片

在过去的5年中，有一种新型的封装技术正在引起广泛的关注。这种新型封装技术的效率可超过100％，在某些情况下还可能超过300％。这种方法就是在单个封装中使用叠层芯片。叠层芯片普遍应用于那些比较重视体积和重量的领域。目前出售的移动电话都采用叠层SRAM和快闪存储器封装；所有装有图形加速器的膝上型计算机都有一个图形ASIC与SRAM芯片叠在一起。目前，大多数叠层芯片普遍采用的方法是，将第二块芯片叠加在第一块芯片的上面，并用引线键合的方法将两块芯片键合在一起，或键合在共用的基板上。不过，当芯片的体积不相同(如ASIC与SRAM)时，采用这种方法还比较简单直接。但如果两块芯片基本相同时再采用这种方法，其制造成本就比较高了。这是因为需要在芯片之间加一层较厚的插人材料，以便为引线键合留出空间，因而使制造成本有所增加。

2μZ封装

Tessera最近推出了三种适用于叠层芯片的新技术。这些技术已被列入μZ封装系列，主要用于在2方向或垂直方向上进行多芯片叠层。封装专家Joe巧elstad将这种μZ折叠封装称为"Origami封装"。制造中，需要在柔性基板上制作许多芯片位置(点)，与基板适当互连。芯片在每个点上都要经过粘接，引线键合和包封处理。然后将柔性基板折叠成一个较小的外形，将每个芯片放在邻近芯片的上面。无论是底部芯片下方的秉陛基板的底面还是柔，嘶的一端都是模块的粘接引脚。尽管这种方法的制造成本目前还比较高，但由于这一方法的出现已经又带来另外两种新的解决方法。

其它两种方法

μZ焊球叠层封装是专为叠加相同尺寸的芯片，如DRAM而设计的。这对传统叠层芯片来说是一种最为困难的结构，因为需要在每块芯片之间加入插入材料。Tessera所采用的方法是，在基板上布置与多排焊球的互连，然后将每块芯片安装到独立的基板上。

将这些单芯片组件叠加在一起，并用焊球将一层与下一层连接起来。在下面的基板上布置电路板粘接用的引脚。

μZ折叠封装是一种单芯片封装方法，可以采用其它封装或裸芯片将其组装在一个叠层中。第一块芯片的载体是一块二层的柔性基板。除芯片粘接点外，还有一个软导线需要折叠在组装芯片的上面。在芯片粘接点的下面；柔性基板有一个BGA引脚用于将其安装到板上。

在柔性基板上完成粘接和引线键合后，需要对芯片注模处理，并将软导线折叠在芯片的上面。最终完成的封装是一个柔性BGA(FBGA)，一个引脚位于封装的上面，且封装与下面的芯片互连在一起，BGA引脚与电路板连接在一起。

封装好的芯片可以像任何FBGA封装部件一样进行处理、测试和组装。唯一特殊的地方是，可以在该封装的上面叠加其它封装或裸芯片。

因此，焊球叠层封装是DRAM叠层的理想封装方式，而折叠封装是无线应用的理想封装手段。采用这两种方法都可以使封装效率达到200％以上。