当前位置:首页 > 工业控制 > 电子设计自动化
[导读] 在进行产品的硬件设计过程中,EMI问题应该在设计之初就加以考虑,以降低后续整改所要花费的财力和人力等。本文就以时钟信号为例,对其进行EMI设计,降低辐射干扰。(1)原理图设计1、时钟芯片的电源与其它电源用磁珠

在进行产品的硬件设计过程中,EMI问题应该在设计之初就加以考虑,以降低后续整改所要花费的财力和人力等。

本文就以时钟信号为例,对其进行EMI设计,降低辐射干扰。

(1)原理图设计

1、时钟芯片的电源与其它电源用磁珠隔开,磁珠后加去耦电容,去耦电容由22uF的钽电容和0.1uF、0.01uF、0.001uF的瓷片电容组成,这些电容可分别针对不同频率的噪声进行滤波。通常,22uF适用于10MHz以下的噪声,0.1uF适用于5MHz~66MHz,0.01uF适用于40MHz~80MHz,0.001uF则适用于更高频率的噪声。示意图如下,可根据实际使用情况对电容进行调整。



本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

上海2025年7月21日 /美通社/ -- 本文围绕跨域时间同步技术展开,作为智能汽车 "感知-决策-执行 -交互" 全链路的时间基准,文章介绍了 PTP、gPTP、CAN 等主流同步技术及特点,并以...

关键字: 时钟 时间同步 同步技术 智能汽车

只要FPGA设计中的所有资源不全属于一个时钟域,那么就可能存在跨时钟域问题,因为异步逻辑其实也可以看做一种特殊的跨时钟域问题。

关键字: FPGA 时钟

在Xilinx FPGA的DDR3设计中,时钟系统扮演着至关重要的角色。它不仅决定了DDR3存储器的数据传输速率,还直接影响到FPGA与DDR3存储器之间数据交换的稳定性和效率。本文将详细介绍Xilinx FPGA DD...

关键字: Xilinx FPGA DDR3 时钟

TimeProvider 4100主时钟的附件,可扩展至200 个完全冗余的T1、E1 或CC同步输出端

关键字: 5G网络 时钟

在现代社会中,电子设备的广泛应用给人们的生活带来了便利和舒适。然而,随着电子设备数量的增加,电磁干扰(Electromagnetic Interference,EMI)问题也日益突出。EMI滤波器作为一种重要的电磁干扰抑...

关键字: emi 滤波器

香港2022年7月7日 /美通社/ -- 寿康集团有限公司(“寿康集团”或“本公司”及其附属公司,统称“本集团”;股份代号:0575.HK)旗下全资附属公司、并以香港为基地的人工智能创新公司及衰老与长寿深层生物...

关键字: 时钟 VI GE EV

文章转自知乎[MIPI自学笔记],作者IEEE1364https://zhuanlan.zhihu.com/p/926820471 MIPI概述MIPI是MobileIndustryProcessorInterface的...

关键字: MIPI LAN 数据流 时钟

1、为设计执行综合时使用的各种设计约束是什么?1.1、创建时钟(频率、占空比)。1.2、定义输入端口的transition-time要求1.3、指定输出端口的负载值1.4、对于输入和输出,指定延迟值(输入延迟和输出延迟)...

关键字: 数字芯片 时钟 WIRE CK

如今,SoCs正变得越来越复杂,数据经常从一个时钟域传输到另一个时钟域。上图信号A由C1时钟域触发,被C2时钟域采样。根据这两个时钟之间的关系,在将数据从源时钟传输到目标时钟时,可能会出现不同类型的问题,并且这些问题的解...

关键字: 时钟 触发器 同步器 SETUP

本文主要介绍各种类型的跨时钟域问题。同步时钟是指具有已知相位和频率关系的时钟。这些时钟本质上是来自同一时钟源。根据相位和频率关系,可分为以下几类:具有相同频率和零相位差的时钟具有相同频率和固定相位差的时钟具有不同频率和可...

关键字: 异步 时钟 相位差 SETUP
关闭