电路板设计解疑（上）

作为一名工程师，印制是工程师做设计必备的功课，相信大家在工作中也遇到过一些设计中的困惑和难题，这里我总结了一下印制过程中的一些设计方法，希望能给予你们解答。一、印制的尺寸与器件的布置印制大小要适中，过大时印制线条长，阻抗增加，不仅抗噪声能力下降，成本也高；过小，则散热不好，同时易受临近线条干扰。在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做，这一点十分重要。二、去耦电容配置在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制的可靠性设计的一种常规做法。配置原则如下：电源输入端跨接一个10～100uF的电解电容器，如果印制的位置允许，采用100uF以上的电解电容器的抗干扰效果会好。为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。去耦电容的引线不能过长，特别是高频旁路电容不能带引线。三、地线设计在设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：1、正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。2、将数字电路与模拟电路分开上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。3、尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制的允许电流。如有可能，接地线的宽度应大于3mm.4、将接地线构成闭环路设计只由数字电路组成的印制的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制上有很多集成电路组件，尤其遇有耗电多的组件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高设备的抗噪声能力。