HSP50415的原理及其在中频数字化中的应用

   摘要：介绍了Intersil公司推出的可编程数字上变频器HSP50415的结构、功能和特点，给出了HSP50415在数字上变频应用中与TMS320VC5509的接口电路。

    关键词：软件无线电；数字上变频；数字调制；HSP50415

１ 引言

软件无线电技术已在当今无线通信中得到了迅猛发展，并逐渐成为通信领域一个新的发展方向。软件无线电的基本思想是在一个通用的硬件平台上，通过软件加载的方式用软件实现所有无线电台的功能。软件无线电的理想结构是将Ａ／Ｄ、Ｄ／Ａ尽可能地靠近天线。考虑到目前Ａ／Ｄ、Ｄ／Ａ的带宽及ＤＳＰ的处理能力，一般采用中频采样的软件无线电结构。

图1

２ ＨＳＰ５０４１５的功能和特点

２．１ ＨＳＰ５０４１５的内部结构和功能

ＨＳＰ５０４１５由２５６深度的ＦＩＦＯ数据缓冲器、星座映射器、成形和内插滤波器、复数乘法器、符号率ＮＣＯ、载波ＮＣＯ及双路ＤＡＣ组成。其内部组成如图１所示。各组成部分的功能如下：

前端数据输入模块：ＨＳＰ５０４１５的信号输入管脚是ＤＩＮ(０～１５)、ＩＳＴＲＢ、ＴＸＥＮ和ＤＡＴＡＣＬＫ。数据输入有两种方式：一种是固定符号速率传输方式，一种是猝发传输方式。在固定符号速率传输方式下，数据将以２倍采样率进入数据缓冲区，缓冲区为２５６×３２ｂｉｔ的ＦＩＦＯ。一旦一对Ｉ和Ｑ数据进入ＦＩＦＯ，数据会以采样率读出。因为ＦＩＦＯ完成了一个串并变换，将一路信号变换成Ｉ和Ｑ两路信号，因此输入端数据率是输出端的２倍。在猝发方式下，当数据满或半满时，ＦＩＦＯ的标志位可触发ＤＳＰ的中断，通知ＤＳＰ停止发数据，这时可读数据。Ｉ／Ｏ输入时序如图２所示。

星座映射图：星座映射图中有一个用户可编程查找表（２５６×８ｂｉｔ ＲＡＭ），这个查找表仅支持Ｉ／Ｑ最大位宽为４ｂｉｔ(２５６ＱＡＭ)的数据，可完成各种正交的ＰＭ和ＡＭ基带码映射。Ｉ和Ｑ数据合并成８ｂｉｔ的数据作为地址去查表，得到映射数据并以Ｉｏｕｔ＜３:０＞和Ｑｏｕｔ＜３:０＞的形式输出，如图３所示。

    成形滤波器：成形滤波器的基本内插率为×４、×８或×１６。此外，还有一个可选的２ｂｉｔ模式以供用户将抽样率减少１／２。成形滤波器的运算由移位累加来完成，其最大输入采样率为ＭＩＮ((ＣＬＫ×２×２＾ｔｗｏＢｉｔＭｏｄｅ)／(＃ｂｉｔ×ｉｎｔｅｒｐｏｌａｔｉｏｎＲａｔｅ)，ＣＬＫ／４)。若使用２ｂｉｔ模式，则式中ｔｗｏＢｉｔＭｏｄｅ为１，否则为０，＃ｂｉｔ为输入数据的位数，ｉｎｔｅｒｐｏｌａｔｉｏｎＲａｔｅ为内插率。

半带滤波器：半带滤波器的内插率为２，由于其系数在偶数点上为零，因此可将计算量减少一倍。

内插滤波器：内插滤波器将半带滤波器的输出采样率插值到最终的采样率Ｆｓｏｕｔ。

数控振荡器（ＮＣＯ）：为内插滤波器提供时钟，并允许输入和输出采样率有非整数倍关系。

乘法器：把基带信号调制到可编程中频上。

输出模块：ＨＳＰ５０４１５内部集成了双路１２位ＤＡＣ，并由ｘ／ｓｉｎｘ滤波器提供滚降补偿，可以实现模拟输出。另外还提供了１４位数字输出。

２．２ ＨＳＰ５０４１５的特点

ＨＳＰ５０４１５是一个功能强大的可编程调制器，编程十分灵活，信号的极性可以通过编程来改变，内部集成了高速Ｄ／Ａ转换器，性价比较高。ＨＳＰ５０４１５具有功耗低、 精度高、可靠性强等优点，其主要性能参数如下：

●最高输出采样率达１００ＭＨｚ?最高输入数据率达２５ＭＨｚ。

●编程载波ＮＣＯ和符号ＮＣＯ均为３２位，精度高。

●ｘ／ｓｉｎｘ滚降补偿。

●每路有四片６４×７２位的ＦＩＲ滤波器，其系数ＲＡＭ可由Ｉｎｔｅｒｓｉｌ公司提供的软件来产生。

●成形滤波器的内插率可编程设置，达２４个符号间隔，半带滤波器和内插滤波器的系数是固定的。

●数字信号处理能力大于７０ｄＢ（ＳＦＤＲ）。

●１４位数字输出或双路１２位Ｄ／Ａ模拟输出，Ｄ／Ａ处理能力大于５０ｄＢ。微处理器端口有１８个控制寄存器，可方便地控制２５６×３２位ＦＩＦＯ及其深度、成形滤波器的阶数、增益调整、符号速率、载波频率及是否旁路某些模块等。

２．３ ＨＳＰ５０４１５的主要管脚功能：

ＣＬＫ： 系统时钟

ＳＹＳＣＬＫ／２： 系统内部时钟

ＤＩＮ＜１５:０＞： 数据总线

ＣＤＡＴＡ＜７:０＞： 微处理器数据总线

ＲＤ： 微处理器读

ＷＲ： 微处理器写

ＡＤＤＲ＜２:０＞： 微处理器地址总线

Ｉｏｕｔ＜１３:０＞,Ｑｏｕｔ＜１３:０＞： 数字输出

ＩＯＵＴＡ,ＩＯＵＴＢ,ＱＯＵＴＡ,ＱＯＵＴＢ: 模拟输出

２＊ＳＹＭＣＬＫ： 采样时钟的２倍

ＲＥＦＣＬＫ： 参考时钟

ＤＡＴＡＣＬＫ： 异步数据时钟

ＴＸＥＮ： 猝发模式选通信号

ＩＳＴＲＢ： 路数据选通信号

ＩＮＴＲＥＱ： 中断请求信号

ＦＥＭＰＴ,ＦＯＶＥＲ,ＦＦＵＬＬ： ＦＩＦＯ电平监控信号

ＬＯＣＫＤＥＴ： 数字锁相环的状态标志

ＩＣＯＭＰ,ＱＣＯＭＰ： 为减小串音提供的补偿信号

ＲＥＦＬＯ： 内部参考选择

ＲＥＦＩＯ： 外部参考电压输入

ＦＳＡＤＪ： 满量程电流调整

    ２．４ ＨＳＰ５０４１５的初始化及参数设置

ＨＳＰ５０４１５的初始化包括两部分，一是对控制寄存器的初始化，二是对成形滤波器系数ＲＡＭ及星座映射器ＲＡＭ的初始化。ＨＳＰ５０４１５总共有１８个寄存器，通过对这些控制寄存器的访问，可以方便地控制２５６×３２位ＦＩＦＯ及其深度、成形滤波器的阶数、增益调整、符号速率、载波频率以及是否旁路某些模块等，从而便于进行硬件调试。系数和控制字的值可以使用Ｉｎｔｅｒｓｉｌ公司网站提供的可执行文件ｓｉｍ４１５．ｅｘｅ和ｍｏｄｕｌａｔｏｒ．ｅｘｅ方便地产生。图４表示将值为ＡＡＢＢＣＣＤＤ的控制字送入地址为０Ｃ的控制寄存器的时序。

ＨＳＰ５０４１５的参数可由下面的公式确定：

符号率ＮＣＯ＝（ｓｙｍｂｏｌｒａｔｅ／Ｆｓｏｕｔ）×２３２

载波ＮＣＯ＝（ｃａｒｒｉｅｒＦｒｅｑｕｅｎｃｙ／Ｆｓｏｕｔ）×２３２

３ ＨＳＰ５０４１５的调制原理及实现

ＨＳＰ５０４１５的复数乘法器可完成如下运算：

Ｓ(ｎ)＝Ｉ(ｎ)ｃｏｓ(ω０ｔｓ)－Ｑ(ｎ) ｓｉｎ(ω０ｔｓ)?

其中，Ｓ(ｎ)为输出信号，ω０为载波频率，ｔｓ为取样间隔。根据Ｉ(ｎ)和Ｑ(ｎ)编码方式的不同，可以完成ＢＰＳＫ、ＱＰＳＫ、ｍ－ＱＡＭ等调制方式。如令Ｑ(ｎ)＝０，则：

Ｓ(ｎ)＝Ｉ(ｎ)ｃｏｓ(ω０ｔｓ)

此时即可得到ＤＳＢ调制信号。

４ 用ＨＳＰ５０４１５实现数字上变频

ＨＳＰ５０４１５编程灵活，可应用于无线电台的发射系统中。图５为ＨＳＰ５０４１５与ＴＭＳ３２０ＶＣ５５０９的接口电路，可用来实现数字上变频技术。

图中采用了两个片选信号，用于区分微处理器端口和数据端口。初始化时ＣＥ２选通，ＤＳＰ通过微处理器接口访问ＨＳＰ５０４１５。初始化完成后ＣＥ０选通，ＤＳＰ每收到一个中断，便通过ＤＡＴＡ／ＦＩＦＯ接口向ＨＳＰ５０４１５发一个数据。ＸＦ连接ＩＳＴＲＢ以表明这个数据是Ｉ数据还是Ｑ数据。ＣＥ０与ＡＷＥ相或产生ＤＡＴＡＣＬＫ信号。中断信号由２＊ＳＹＭＣＬＫ产生。

５ 典型程序代码

５．１ 一个３２位寄存器初始化代码

ａｍｏｖ ＃ＢＵＦＦ０,ｘａｒ０ ;ＢＵＦＦ０定义为片选２空间的地址０ｘ４０００００

ｍｏｖ ＃０ｘＤＤ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ１, ｘａｒ０ ;ＢＵＦＦ１定义为片选２空间的地址０ｘ４００００１

ｍｏｖ ＃０ｘＣＣ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ２, ｘａｒ０ ;ＢＵＦＦ２定义为片选２空间的地址０ｘ４００００２

ｍｏｖ ＃０ｘＢＢ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ３, ｘａｒ０ ;ＢＵＦＦ３定义为片选２空间的地址０ｘ４００００３

ｍｏｖ ＃０ｘＡＡ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ４,ｘａｒ０ ;ＢＵＦＦ４定义为片选２空间的地址０ｘ４００００４

ｍｏｖ ＃０ｘ０Ｃ, ＊ａｒ０

５．２ 简单的发送程序（以正弦波为例）

ｍｏｖ ＃６３， ａｃ０ ;设发射通常为６４,循环发送

ａｍｏｖ ｒｅａｌ_ｄａｔａ, ｘａｒ１ ;ｘａｒ１中存放实数

ａｍｏｖ ｉｍａｇ_ｄａｔａ, ｘａｒ２ ;ｘａｒ２中存放虚数

ｓｅｎｄ:

ａｍｏｖ ＃ＦＩＦＯ, ｘａｒ０ ;定义ＦＩＦＯ为片选０空间地址为０ｘ０２０００

ｂｓｅｔ ｘｆ

ｍｏｖ ＊ａｒ１＋, ＊ａｒ０

ｂｃｌｒ ｘｆ

ｍｏｖ ＊ａｒ２＋, ＊ａｒ０

ｓｕｂ ＃１, ａｃ０

ｂｃｃ ｑｑ, ａｃ０＝＝０

ｒｅｔｉ

ｑｑ: ｍｏｖ ＃６３, ａｃ０

ａｍｏｖ ｒｅａｌ_ｄａｔａ, ｘａｒ１

ａｍｏｖ ｉｍａｇ_ｄａｔａ, ｘａｒ２

ｒｅｔｉ