当前位置:首页 > 通信技术 > 通信技术
[导读]摘要:本设计采用Hittite公司生产的频率合成器芯片HMC703LP4E为核心,通过上位机经FPGA输入控制信息来产生雷达系统使用的步进频率信号。该频率源具有输出信号频带宽、变频时间短、信号稳定的特点,在雷达系统设计中已

摘要:本设计采用Hittite公司生产的频率合成器芯片HMC703LP4E为核心,通过上位机经FPGA输入控制信息来产生雷达系统使用的步进频率信号。该频率源具有输出信号频带宽、变频时间短、信号稳定的特点,在雷达系统设计中已经有所应用。本文给出了设计方法和实验结果。

0 前言

在雷达系统中,频率源扮演着重要的角色,其性能直接影响着整个雷达系统。随着无线电技术的发展,频率源的设计方案也千变万化,人们设计了各种各样的频率源,其中采用锁相环设计的频率源具有输出频率高、频率稳定度高、频率纯、低相噪、杂散抑制好等优点。本文以HMC703LP4E频率合成器芯片为核心,外加压控振荡器,设计了一种用FP GA来控制的锁相环电路,该电路体积较小,调试方便。与其它锁相环电路相比,采用HMC703LP4E实现的锁相环电路体积小,输出信号质量好,带宽宽、变频时间快。

1 HMC703LP4E功能特点介绍

HMC703LP4E内部框图如图1所示,它是一款宽带频率合成器,输入信号的频率范围为DC-8GHz。它本身不带压控振荡器(VCO),需要外加压控振荡器才能输出所需的信号,其相噪和杂散指标好,功能强大,可进行相位调制,除了能用于实现点频和步进频信号外,还能用于实现线性调频信号。

 

 

2 步进频率源参数设计

基于HMC703LP4E的宽带步进频率源设计主要包括输出信号频率、参考频率、鉴相频率、滤波器的环路带宽、相位噪声、变频时间和杂散抑制等参数的设计。根据所设计的雷达系统频率变换需要,本文设计的步进频率源指标如表1所示。

 

 

设计时,根据雷达系统所能提供的基准频率选择参考频率为1 00MHz,压控振荡器芯片选择Hittite公司的HMC587LC4B,它是一款宽带压控振荡器芯片,其输出频率范围为5-10GHz,设计中采用二分频器将其频率范围降到2.5GHz-5GHz,满足雷达使用需求,二分频器选择Hittite公司的HMC361S8G。设计时采用有源滤波的方式进行环路滤波,运算放大器选择THS4031。选择放大器SBB3089对输出信号进行放大,该放大器的增益在其工作带宽内比较平坦。基于变频时间和相位噪声两个指标综合考虑,本文设计的环路滤波带宽为

200KHz,有源滤波器的电阻和电容连接如图2所示,根据仿真计算和调试经验,得到有源滤波器上的电阻和电容参数为R1=520Ω, C1=2nF,C2=10nF。

 

 

3 步进频率源实现

3.1 步进频率源硬件实现

电路设计时,射频电路和电源电路分开设计,放置在屏蔽盒的正反面,射频电路设计时需考虑到阻抗匹配,选用电源芯片H MC976LP3、HMC860LP3和LT1965分别对锁相环、VCO和运算放大器供电。

基于HMC703LP4E的宽带步进频率源设计原理框图如图3所示。

 

 

3.2 步进频率源软件实现

系统硬件设计完成后,需要软件对HMC703LP4E进行控制,因此设定控制方式为:上位机下发控制指令给主控FPGA,FPGA依照上位机的指令通过输出不同的控制命令码给芯片实现频率控制。根据系统的工作方式,设定频率输出模式为点频模式和步进频模式。点频模式恒定输出某一固定频率信号,步进频模式则是根据设置好的起始频率、步进频率和终止频率输出各频率信号。

HMC703LP4E有两种配置模式,HMC模式和OPEN模式,在芯片上电时确定其工作模式,之后按照该模式对其进行配置。HMC配置模式的仿真时序如图4和图5所示,OPEN配置模式的仿真时序如图6和图7所示。

 

 

HMC703LP4E具有多种工作模式,包含Integer Mode,Fractional Mode,Exact Frequency Mode,FM Mode,PM Mode和Frequency Sweep Mode共7种模式。根据系统需要和控制的复杂程度,最终选择Fractional Mode作为步进频模式的工作模式。在这种模式下,上位机分别下发频率码整数部分和分数部分控制码,底层FPGA对其进行解码后,按照相应的时序控制HMC703LP4E输出所需要的频率。

4 性能测试

采用罗德与施瓦茨公司的信号与频谱分析仪在实验室对输出信号的性能进行测试,测试连接图如图8所示。测试相噪和杂散性能时选择了中心频率3.8GHz,其他频点测试结果与其相差不大。图9为频率源变频时间测试结果,由于仪器本身的限制,每次测试最多只能选取160MHz带宽的信号。在测试时设置频率步进为1MHz,重复频率为25KHz,即每隔40us进行一次数据更新,图9中Dwell Time加上Switching Time为重复频率,Switching Time为变频时间,此时间表示HMC703LP4E芯片中所有寄存器更新完毕后信号稳定需要的时间,FPGA控制宽带步进频率源时采用10MHz时钟,一共需要更新64位数据,即写寄存器的时间为6.4us,从图9中可以看出完成一次变频所需要的总时间小于10us。图10为3.8GHz相噪测试结果,从图10中可以看出3.8GHz信号在1KHz处的相噪为-97.72dBc/Hz@1KHz。图11为3.8GHz信号的杂散,从图11中可以看出其杂散小于-60dBc。以上测试结果都能符合指标要求。

 

 

 

 

5 结论

本文介绍了利用以HMC703LP4E频率合成器芯片为核心,外加环路滤波器和压控振荡器的电路设计,采用FPGA进行控制实现2.8GHz-4.8GHz宽带步进频率源的设计过程和设计方法,给出了电路设计中的关键器件以及环路滤波器设计的关键参数,通过对硬件电路的调试和性能优化,实现了雷达系统所需的体积小,性能好的宽带步进频率源。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

Tang9K Nano将被配置为使用内部锁相环产生120Mhz时钟。这个时钟将用于创建为新像素生成1和0所需的适当时间。

关键字: Tang9K Nano 锁相环 LED

锁相环(PLL)作为电子系统中常见的频率合成和同步组件,其性能在很大程度上依赖于回路滤波器的设计。回路滤波器不仅决定了PLL的环路带宽和相位裕量,还直接影响相位噪声、杂散和锁定时间等关键指标。因此,合理设计和调整PLL回...

关键字: 锁相环 滤波器 PLL

在现代通信、数据处理和精密测量系统中,时钟信号的稳定性和低抖动性至关重要。时钟抖动(Jitter)作为时钟信号中不期望的时序变化,会导致数据传输错误、信号同步问题以及系统性能下降。为了应对这一挑战,研究人员和工程师们不断...

关键字: 时钟信号 PLL 锁相环

在现代通信及电子系统中,锁相环(Phase-Locked Loop, PLL)是一种重要的频率同步与控制技术。CMOS电荷泵锁相环(Charge Pump Phase-Locked Loop, CPPLL)因其开环增益大...

关键字: 锁相环 PLL CMOS

在现代电子技术中,频率调制是一项至关重要的技术,尤其在雷达、通信和信号处理等领域。随着技术的不断进步,对于波形生成的精度和灵活性要求也越来越高。本文将深入探讨如何利用部分锁相环(PLL)来创建调制波形,特别是在需要精确频...

关键字: 频率调制 锁相环 PLL

传统电荷泵锁相环的稳定性和噪声建模,后续再从各种结构的PLL、电路设计注意事项、片上电感的设计等方面逐一展开。

关键字: 电荷泵 锁相环 PLL

电源管理是指如何将电源有效分配给系统的不同组件。电源管理对于依赖电池电源的移动式设备至关重要。通过降低组件闲置时的能耗,优秀的电源管理系统能够将电池寿命延长两倍或三倍。

关键字: 电源管理 锁相环

以下内容中,小编将对锁相环的相关内容进行着重介绍和阐述,希望本文能帮您增进对锁相环的了解,和小编一起来看看吧。

关键字: 锁相环 鉴相器

本文中,小编将对锁相环予以介绍,如果你想对它的详细情况有所认识,或者想要增进对它的了解程度,不妨请看以下内容哦。

关键字: 锁相环 PLL

在这篇文章中,小编将为大家带来锁相环的相关报道。如果你对本文即将要讲解的内容存在一定兴趣,不妨继续往下阅读哦。

关键字: 锁相环 相位检测器 低通滤波器
关闭