FPGA大厂先进制程激战一触即发

FPGA巨头殊死战愈演愈烈。Altera近来频频加码先进制程投资，并发动IP厂购并攻势，全面向FPGA龙头赛灵思宣战;对此，赛灵思也正面迎战，透过新一代设计套件，加速旗下28纳米制程SoC FPGA开发时程，以持续扩大市场占有率，严防Altera坐大。

现场可编程门阵列(FPGA)市场正掀起先进制程产品激斗。2013年电子高峰论坛(Globalpress Electronics Summit)中，一如往年邀请两大FPGA重量级开发商赛灵思(Xilinx)与Altera，分别探讨其最新FPGA技术发展动态与投资布局。从中可发现，Altera今年将祭出多元制程策略，同步采用台积电的55纳米(nm)嵌入式闪存(Embedded Flash)、28/20纳米，以及英特尔(Intel)的14纳米鳍式电晶体(FinFET)制程，进一步问鼎FPGA市场龙头宝座。

至于目前的FPGA市占一哥赛灵思则将主力摆在28、20纳米及叁维芯片(3D IC)产品发展上，日前并发布最新一代专攻28纳米以下制程的系统单芯片(SoC)FPGA设计套件，加速SoC内部异质硅智财(IP)整合与平台开发流程，以持续发挥在28纳米制程上的领先优势，防堵Altera超前。

显而易见，两家FPGA大厂在先进制程方面的激战一触即发，后续市占桂冠是否易主已成为业界关注焦点。

发动购并/多制程攻势　Altera猛扩FPGA阵容

继携手英特尔(Intel)布局高阶14纳米FPGA后，Altera日前再度宣布购并FPGA-based IP供应商--TPACK，强化旗下光传输网路(OTN)FPGA元件开发技术;同时也抢先业界采纳台积电55纳米嵌入式闪存制程(图2)，扩充中低阶FPGA低功耗设计能力，全面发动攻势挑战赛灵思的龙头地位。

图2 台积电55纳米新制程有助提升SoC FPGA性能。　资料来源：Altera

图3 Altera产品暨行销副总裁Vince Hu强调，超高频宽OTN设备市场将是Altera未来主要的产品锁定目标。

Altera产品暨行销副总裁Vince Hu(图3)表示，Altera近来透过扩大与晶圆厂合作55、20和14纳米等多元制程，并大举购入OTN IP方案，持续补强低到高阶FPGA产品阵容，将有助增强该公司未来在汽车、工业、智慧能源、Gigabit乙太网路(Ethernet)/OTN、广播，以及先进长程演进计画(LTE-Advanced)通讯基地台设备市场的竞争力。

看准未来OTN网通设备对频宽、平行资料处理能力要求将不断提升，且整体产值规模可望于2017年达到130亿美元，蕴藏庞大商机，Altera更紧锣密鼓研发400G OTN高阶网通设备FPGA解决方案。

Hu透露，Altera不惜重金选用英特尔最先进14纳米FinFET制程解决方案，最主要目的就是在最短时间内大幅提高FPGA电晶体门极的电子流通性，使通道效能倍增、功耗降低，进而跟上电信、网通及伺服器设备功能需求迅速演进的脚步。此外，该公司亦已增强OTN映射(Mapping)、多工器 (Multiplexing)和光交叉连结(Optical Cross Connect)等IP设计能量，有助超越100G频宽的OTN设备尽早成形。

另一方面，针对工业、汽车等元件需求量庞大的应用市场，Altera则导入最新55纳米嵌入式闪存制程，并交由台积电操刀，进一步将芯片门极密度提高十倍，并分别缩减70%的闪存及80%的静态随机存取记忆体(SRAM)单位面积，同时还能发挥量产经济效益。

Hu强调，儘管采取多元制程的产品策略将增加投资负担，但对FPGA厂商而言，将是顺利抢占巨量资料(Big Data)、异质网路(Heterogeneous Network)，以及各种智慧化运算设备商机的重要布局。

据悉，Altera也预计在今年底以20纳米高介电係数金属门极(HKMG)技术量产新一代SoC FPGA，强打LTE-Advanced行动通讯、4K×2K影像处理解决方案，以持续推升在主流FPGA应用市场的竞争力。

随着Altera进一步跨入14纳米FinFET制程，并积极补强高阶电信、网通设备芯片的IP阵容，不断壮大发展声势，亦已引发业界对赛灵思的FPGA龙头宝座即将不保的疑虑，因而刺激赛灵思更加积极巩固市场地位。

扩大28nm领先优势　赛灵思祭新版开发工具

面对Altera近来携手台积电、英特尔频频发动攻势，赛灵思也不遑多让，已于日前发布新款SoC FPGA设计套件，将以多元IP为主要设计环境，搭配开放运算视觉资料库(OpenCV)，强化28纳米以下制程的可编程设计与自动化IP整合功能(图 4)，加速整体产品开发时程，进而扩大赛灵思在先进制程上的领先优势。

图4 赛灵思新版SoC FPGA设计套件主要功能。　资料来源：赛灵思

图5 赛灵思设计方法资深行销总监Tom Feist认为，完善的开发工具对SoC FPGA设计已变得愈来愈重要。

赛灵思设计方法资深行销总监Tom Feist(图5)表示，随着FPGA制程微缩至28、20纳米以下先进制程，并朝向高整合度SoC方向发展，不仅将增加异质IP整合的困难度，在 C/C++系统级可编程设计方面也将愈来愈复杂，因而驱动FPGA业者加紧研发更强大的软体设计套件，从而提升基于FPGA设计的系统开发速度，并促进 FPGA顺利往20纳米以下制程迈进。

顺应市场发展趋势，赛灵思近期已针对旗下28纳米All Programmable FPGA，发布全新设计套件--Vivado 2013.1版。新一代套件将加快28纳米SoC FPGA内部IP子系统整合速度，同时透过先进可扩展介面(AXI)让安谋国际(ARM)处理器核心、FPGA及其他合作伙伴的IP达成自动化连结，以提高多核心SoC效能、IP重复利用价值与系统级可编程设计可靠度。

Feist强调，Vivado内建完整OpenCV资料库，提供各种高画质(HD)影像监控、工业机器视觉、消费性和医疗电子显示器等丰富的视讯处理解决方案，亦可缩短各种应用开发时程并降低系统复杂度;此外，新增的高层次合成(HLS)硬体加速机制则可提高一百倍的FPGA系统验证速度，将带动28纳米 FPGA相关设计在今年下半年衝量，进而帮助赛灵思巩固市占领先地位。

不过，Altera近期跨入14纳米FinFET制程，并积极补强高阶电信、网通设备芯片的IP阵容，不断壮大发展声势，已更进一步威胁赛灵思的市场地位。

对此，Feist指出，赛灵思在业界主流28纳米制程上已累积丰富生产经验，且异质IP整合技术也优于其他厂商;再加上新版设计套件全面加速28纳米以下制程的All Programmable SoC FPGA开发流程，更将成为该公司的王牌产品，以持续在各个应用领域开疆辟土，有效防堵对手迎头赶上。