当前位置:首页 > 器中
  • 智能电流变送器中HART调制解调器的实现方法

    智能电流变送器中HART调制解调器的实现方法

    引 言 先进的智能变送器是工业过程控制技术发展的需要,也是工艺过程实现高精度控制的必需,具有很好的市场前景。 现场总线是目前国际上过程控制领域的一个热点,通过现场总线,数字通信技术可以延伸到现场仪表,给控制体系带来一场革命。HART协议作为一个开放性的协议,现已成为智能仪表的事实上的标准。现在,国际及国内使用的智能变送器基本是带有HART通信功能的智能变送器(简称为“HF智能变送器”),是一种将标准模拟信号(4~20 mA)与数字信号技术结合在一起用于传送过程参数的变送器。传统变送器传输传感器数据的同时,不能传输控制信号与诊断信号。同时为了满足智能现场通信器对信号实时处理的需要,在HART智能现场通信器软件总体设计中采用实时嵌入式控制系统。为此,笔者设计了一种基于MAXQ2000嵌入式微处理器的增强型智能变送器,采用HART协议进行信号的调制解调,所提供的通信通道在传输传感器数据的同时,还可传输控制和诊断信号。 1 HART智能仪表的特点 HART协议遵循ISO制订的OSI开放式系统互连参考模型,采用了OSI模型的第1层、第2层和第7层,即物理层、数据链路层和应用层。现场总线(field bus)是一种数字化的串行双向通信系统,能将所有的现场设备、传感器、执行器等与控制器用1根电缆(光缆或无线)连接在一起,形成现场设备级、车间级的数字化通信网络,可实现现场状态控制远程传送等功能。HART现场总线系统采用主从工作方式,主机一般为1台PC机,从机可为1台或多台具有HART通信功能的智能变送器。 HART智能仪表具有如下特点: ①实现了传感器信号的数字化,提高了测量精度。 ②实现了传感器信号的智能化,能方便地修整拟合曲线并进行各种补偿。 ③智能仪表实现了网络化,在控制站内可直接观察数千台仪表。 ④通信传输采用4~20 mA标准信号加数字信号方式,可直接替换模拟仪表。 ⑤通过数字信息能读出仪表各种管理信息,如生产厂家、仪表型号、生产序号、维修时间等。 ⑥可装入算法,直接构成控制回路。 ⑦工作在4~20 mA现行标准的两线制回路中。在应用时,其兼容模拟与数字信号,而频率信号经过V/I转换电路的转换管,转换为幅度为0.5 mA的频率信号,叠加在两线制4~20 mA的电流环上。由于对称性,此信号的平均值为0,所以模拟、数字两信号互不干扰。 ⑧具有线性化处理功能、温度补偿功能、零点自动调整功能、量程自动调整功能、数字化通信功能等。 2 电流变送器 最简单的电流变送器是采用简单的电流环路进行信号传递的。在环路中,传感器的输出电压首先按比例转换成电流,远端接收器将4~20 mA的电流又转换为电压,利用计算机或显示模块做进一步处理。典型的4~20 mA电流环电路包括4个部分:传感器/变送器、电压—电流转换器、环路电源和接收器/监视器。为适应工业需求,出现了称作“智能型变送器”的第2代4~20 mA变送器,这种变送器采用微控制器(μC)和数据转换器调理远端信号。智能型变送器可以对增益和失调进行校准,通过将传感器模拟信号数字化(如电阻式温度检测器RTD和热电偶)实现线性化处理,用驻留在μC内部的数学算法处理信号,再将数字信号转换回模拟信号,结果以标准电流的形式沿环路传输。最新的第3代4~20 mA变送器被认为是“增强型智能”变送器。它们增加了与4~20 mA信号共享双绞线的数字通信功能。所提供的通信通道在传输传感器数据的同时,还可传输控制和诊断信号。设计的增强型智能变送器的基本结构如图1所示,主要由模数转换器ADC、数模转换器DAC、MAXQ2000微控制器、电压调节器、信号调理、HART调制解调器、I/O通道、双绞传输线组成。 智能型变送器所使用的通信标准是HART协议,HART协议采用美国电话通信系统Bell202频移键控(FSK)标准。如图2所示,在4~20 mA的模拟信号上叠加0.5 mA的正弦波数字信号,其数字信号1和0分别由1 200 Hz和2 200 Hz频率表示。这些频率的正弦波叠加在传感器的直流模拟信号上,同时提供模拟和数字通信。因为FSK信号的平均值始终为零,所以数字通信信号不会影响4~20 mA的模拟信号。数字状态每秒钟可以转换2~3次,而不会妨碍模拟信号。允许的最小环路阻抗为23 Ω。 在该智能电流变送器中,μC必须具备3种特定性能: ①串行接口,连接用于数据采集的ADC和用于设置环路电流的DAC。 ②因为预算电流为4 mA,所以要求低功耗。 ③乘法-累加单元(MAC),既完成输入信号的数字滤波,在HART协议中又同时进行编码和解码。 μC选用MAXQ2000。低功耗的MAXQ2000是Maxim/Dallas公司的新产品,是一种高性能、16位的RISC器件。 3 HART调制解调器的实现 3.1 HART调制解调器的基本组成 以MAXQ2000微处理器为核心的增强型智能4~20mA变送器的HART调制解调器如图3所示。在MAXQ2000中,实现软件滤波和频率编码/解码等功能;低功耗的MAX1407实现A/D转换,低功耗的MAX1102实现D/A转换。 如果系统包含1 200 Hz和2 200 Hz(分别代表1和0)频率编码器,同时要对这些频率进行检测,可以采用MAXQμC内部的MAC实现HART调制解调器要求的这些功能。 3.2 频率编码器的实现 要产生所需的正弦波形,可以利用下述差分方程描述的两极点滤波器形式实现递归数字式谐振器: 式中,常数k等于2 cos(2π×频率/采样率)。可以预先计算k的两个值,并存在ROM中。例如,要用8 kHz采样率产生1 200 Hz频率,该值k=2 cos(2π×1 200/8 000)。必须计算能使振荡器开始振荡的初始激励。如果Xn-1和Xn-2都为0,接下来的每个Xn也都将为0。要启动振荡器,将Xn-1设为0,Xn-2设置为: 为进一步简化编码,首先,初始化两个中间变量(X1,X2)。X1初始化为0,X2为初始激励值(上面的计算结果),以启动振荡器。这样,要产生一个正弦波的采样,可进行下列运算: 每个新的正弦值都需要一次乘法运算和一次减法运算。利用MAXQμC的单周期硬件MAC,可以采用如下操作产生正弦波: 因为只需要检测两种频率,所以采用改进的Goertzel算法。这种算法可以用简单的二阶滤波器实现,如图4所示。 要使用Goertzel算法检测特定频率,编译时要首先使用下式计算出常数: 随后,将中间变量D0、D1和D2初始化为0,并对每个收到的采样X进行下列计算: 得到足够多的采样值以后(采用8 kHz的采样频率时,通常为205个采样值),用最新计算出的D1和D2值进行下列计算: 这时,P包含了输入信号中测试频率的平方。要对两种频率解码,用两个滤波器处理每个采样。每个滤波器都有自己的k值和自己的一组中间变量,每个变量都是16位长,所以,整个算法需要48字节的中间存储器空间。 3.3 HART中断程序 HART通信程序是HART协议数据链路层和应用层的软件实现。由于HART通信采取的是主从方式,而像变送器这类的现场设备都是从机,因此在初始化中和每次回答完主机命令后,都要把接收中断打开,一直等候主机命令。HART通信采用水平和垂直校验的方法,当检测到接收数据有差错时,要等到主设备命令帧发完后,通知主设备数据接收有误,主设备则重新发命令帧,从而保证通信的准确可靠。HART中断子程序流程如图5所示。由于HART通信为主从方式,HART帧中每个字节在物理层传输需要9 ms左右,为了保证通信的实时性,通信程序采用串行口终端接收/发送。该中断所要完成的通信中的主要任务是,接收和发送帧、帧的拆分和打包。 结 语 HART协议作为一个开放性的协议,现已成为智能仪表事实上的标准,其特点是在现有的模拟信号传输上实现数字信号通信;嵌入式系统技术是目前电子产品设计领域最为热门的技术之一。本文介绍了以MAXQ2000嵌入式处理器为核心的HART智能电流变送器,对HART协议的实现进行了较详细的叙述。采用嵌入式技术的HART智能变送器,不仅能解决现场总线兼容原有的DCS(Distribute Control System)问题,而且使系统整体的实时性、稳定性、抗干扰性及低功耗等性能有了极大的提高。

    时间:2019-04-19 关键词: 调制解调器 电流 智能 器中 总线与接口

  • 模糊控制技术在变频空调器中的应用

    作者:长沙湖南商学院信息工程与信息管理系统(410205)周 鲜 来源:《电子技术应用》 摘要:对变频式空调器的工作原理和模糊控制技术在变频式空调器中的应用进行了入探讨,并分析了其硬件系统的结构和软件系统的设计。 关键词:空调器 变频 模糊控制 硬件系统 软件系统 空调技术的目标就是为要人们创造一个舒适的环境,但从室内而言,怛温环境并非是卫生和舒适的标准环境。因为除了温度以外,还有湿度、空气流速等多种因素影响到舒适的程度。而常规空调系统大多采用简单的机械温控开关来设定控制温度,通过压缩机的停开来实现空气调节系统的恒温控制。这种以温度为变量的行方式一方面忽略了影响人体舒适感的多因素性;另一方在由于压缩机频繁的起动和停止,不仅压缩机易损坏,且将造成一定的能量损耗。而采用模糊挖掘的变频式空调器,可以自动根据室内的热环境因素调节压缩机的转速,为人们创造一个舒适环境;同进也有利于节约电能,延长压缩机使用寿命。 1 变频空调器的工作原理 变频空调器采用由变频压缩机、电子膨胀阀、室内外换热器和风机系统构成的可变容量制冷系统,该系统主要完成三大调节功能,即压缩机功率调节、制冷剂流调节和热交换器能力的调节。其中压缩机功率调节由变频器完成,制冷剂流则由电子膨胀阀调节,而热交换能力由风扇调节。 变频空调器采用模糊控制技术输入作模糊技术处理后,可实现对多变量的动态控制,其控制关系如图1所示。它包括三个输入量:室内温差及其随时间的变化率,室内热换器管壁的温度及其时间的变化率,室外热换器管壁的温度及其随时间的变化率。输出量包括对空调器和制冷、制热、除湿、化霜、风向、风量等功能实行智能化控制. 变频空调器的工作原理可参见图2,它可分为模糊输入接口、模糊推理判别决策机构和模糊输出接口三个部分。 模糊输入接口主要功能是根据本次采样得到的系统输出值,计算所选择的系统输入变量,并输入变量的精确值变为模糊量,即将在被控系统的温度差及温度差变化率的精确值转化为模糊量,以便进行模糊推理和决策。 模糊决策机构的主要功能是根据输入变量的模糊量和模糊推理规则表推出控制决策。 模糊输出接口的主要的功能是把经模糊推理决策后所得的模糊控制量转化为精确量,去控制压缩机的转速。 2 模糊控制在变频空调器中的实现 变频空调器的控制器在自动工作方式下,根据温度和温差变化率推断出变频器的工作频率,进而控制压缩机的运行速度。 2.1 精确量的模糊化 本系统采用目前广泛采用的二维模糊控制器。设模糊变量为:e(温差)、de/dt(温差变化率)、?(输出量)。相应的模糊语言变量取值为: e={负大(nb),负小(ns),零(zo),正小(ps),正大(pb)} △e={负高(nh), 负低(nl),零(zo),正低(pl),正高(ph)} } ?={零(zo),低(l),高(h),最高(mh)} 精确量的模糊化主要是求各词集成的隶属函数。 2.2.1 温差模糊子集的隶属函数 可将温差论域划分为7档{-3,-2,-1,0,1,2,3},通过统可得模糊变量e的统计表,如表1所示。 2.2.2 温差变化率模糊子集的隶属函数 设温差变化论域划分为7档{-3,-2,-1,0,1,2,3},通过统计可得模糊量de/dt的赋值表,如表2所示。 2.2.3 输出量模糊子集的隶属函数&n

    时间:2019-04-09 关键词: 技术 嵌入式开发 模糊 变频空调 器中

  • TMS320C5402 在电视数字传输复用器中的应用

    来源:单片机与嵌入式系统应用 作者:空军工程大学 马时平 张重阳 肖卫华 毕笃彦 摘要:首先简介传送流语法和tms320c5402 dsp芯片,然后重点介绍该芯片在复用器中的应用,最后谈谈对象芯片进行软件编程的体会。 关键词:传送流 tms320c5402 复用器 引言随着信息技术的发展,电视信号的数字化编码、数字化存储、数字化处理已经越来越广泛。新开发的数字有限电视广播系统主要包括mpeg-2编码器、数字传输复用器、数字调制器以及机顶盒。复用器是该系统的重要组成部分,完成对多路符合mpeg-2系统层标准itu-trec.h.222.1|iso/iec13818-1的ts流(transport stream)的复用,经过64 qam调制后,以便在1路6mhx的带宽中传送多路数字化节目。考虑到处理的实时性,我们使用美国德州仪器公司(ti)的tms320c5402(简称c5402)dsp作为主控芯片。本文首先介绍ts流的结构、c5402芯片、复有器的组成,然后重点介绍该芯片在复用器的应用,最后就利用ccs开发仿真器一经验介绍。1 ts流简介 主要包括分组方法、程序特殊信息(psi)表以及程序参考时钟(pcr)的提取。 (1)分组方法 传送流分组长度固定为188字节,分组由分组首部及有效负载组成,如图1所示。 (2)psi psi被分成4类表。如表1所示,每个表可被分成1段或多段置于传送流中。这4类表是:程序关联表pat(program association table)、程序映射表pmt(program map table)、网络信表nit(network information table)、条件访问表cat(conditional access table)。这4类表中包含进行多路解调和显示程序的必要和足够的信息。表1 程序特殊信息 结构名 流类型 保留的pid# 描 述 程序关联表 itu-t rec.h.222.0|iso/iec 13818-1 0x00 关联程序号与程序映射表pid 程序映射表 itu-t rec.h.222.0|iso/iec 13818-1 赋值的 说明1个或多个程序组成部分的pid值 网络信息表 私用 赋值的 物理网络参数:fdm频率、发送器号码等等 条件访问表 itu-trec.h.222.0|iso/iec 13818-1 0x01 建立1个或多个(私用)emm流与每个独立的pid值的联系系统层解复用,首先要获取pat表。pat表中包含了该传送流中所有程序的一个清单。通过pat表,就可获取该传送中所包含每个程序的pmt表。 在每个程序的pmt表中,就有该程序中各个原始流的信息,包括pid、原始流类型以及该程序中包含有效pcr字段的传送流中pid。通过pat及pmt表,就可掌握传送流中每个程序以及每个程序中各原始之间的关系。 (3)pcr 在传送流中,解码的同步实现是靠相应的程序参考时间pcr值。pcr是将比特流本身的时序编码的时间标签,它可以由同一道程序的视频和音频的pts所用的共同时间基点推出。由于每道程序都有自己的时间基点,所以含有多道程序的传送流的每一道程序都有独立的pcr字段。2 c5402介绍 c5402是ti公司1999年10月推出的性价比较高的定点数字信号处理器,其主要特点如下: *先进的改造型哈佛结构,操作速率可达100mips; *先进的多总线结构,3条16位数据存储器总线和1条程序存储器总线; *40位算术逻辑单元(alu),包括1个40位桶形移位器和2个40位累加器; *1个17×17乘法器和1个40位专用加法器,允许16位带(或不带)符号的乘法; *8个辅助寄存器及1个软件栈,允许使用业界最先进的定点dsp c语言编译器; *数据/程序寻址空间1m×6bit,内置4k×16bit rom和16k×16bit ram。 *内置可编程等待状态发生器、锁相环时钟产生器、2个多通道缓冲串行口、1个8位并行与外部处理器通信的hpi口、2个16位定时器以及6通道dma控制器; *低功耗,工作电源有3v和1.8v(内核使用)。 3 复用器硬件框图及流程复用器硬件框图如图2所示。 (1)合成控制卡(主卡)流程 主卡流程:主要完成6块卡处理的实施监控,生成psi等信息并周期性发送。主卡的psi信息:6个pmt的pid以及每个子卡输入来的视频、音频、pcr的pid号是事先规定好的。 (2)单路ts

    时间:2019-04-02 关键词: 电视 数字 嵌入式处理器 器中 复用

  • 用超快速IGBT可取代100KHz变换器中的MOSFET

    型号:100KHz关键字:简介:国际整流器公司(IR公司)推出的超快速(WARP—Speed)IGBT的开关特性与功率MOS?FET非常接近,在大功率电源变换器中,MOSFET成本很高,采用IGBT可以大大降低成本,由于IG?BT电流密度很高,通常可比MOSFET大2倍或3倍以上,... 下载:点击下载

    时间:2019-03-27 关键词: khz igbt 基础教程 快速 器中

  • SPCE061A单片机在无线接收播放器中的应用

    SPCE061A单片机在无线接收播放器中的应用

      摘 要: 将具有语音处理功能的低成本的SPCE061A单片机作为无线语音播放器的核心器件,通过对语音资料的压缩和解压缩,采用信息容量较少的低频段数据传输,实现了非广播频段的准实时语音广播。  关键词: 单片机 无线传输 语音  目前,电子监控技术已经成功地应用于很多方面,取得了良好的效果,其推广普及的规模也在进一步扩大。但是,由于被监控点的环境及监控的目的、要求各不相同,所需要的监控技术也会有很大的差异。如一些要求保密性高、被监控范围大的场合,除了需要用视频对现场进行实时监视外,还需要能够对值班人员进行现场语音指示。为了保密和防止非工作信息的干扰,此类应用场合通常不允许如手机、收音机等常用的通讯设施介入。因此,系统除了采用成熟的视频监控技术外,还要加入具有保密功能的单向语音通话系统。本系统采用了具有语音处理功能的低成本的SPCE061A单片机芯片作为无线语音播放器的核心器件,选用信息容量较少的低频段进行无线数据传输,实现了非广播频段的准实时、一对一或一对多的语音广播。并且通过语音信息的编码、解码和加密、解密技术,消除了系统以外语音信号的干扰。它非常适合一些对音色要求不是很高(仅作为通话用),又要求低成本的场合应用。这项技术和视频监控结合使用,能够实现通过总监控室进行全局指挥的功能。1 无线语音单向通话系统结构原理  无线语音单向通话系统结构如图1所示。在微型计算机上通过高级语言可视化编程,可以方便地实现对语音指令的采集、压缩、编码、指定位置传输等操作;通过连接在计算机串口上的无线发送模块,将压缩、加密后带有地址码的语音信息发送出去;无线接收模块将接收到的射频信号转换成数字信号发送给语音播放器,语音播放器根据接收到的属于自己的地址码进行数据解码及播放。2 语音压缩编码和播放方式[1]  实时语音系统要在保证所需要语音质量的前提下,尽可能地降低信息压缩、传输、解码难度。因此选择一种合适的压缩编码方式非常重要。2.1 凌阳语音压缩编码方式  按照一定的频率和量化位数对语音信息进行采集即可得到数字音频资料,但是这样的音频资料数据量非常大,直接对其进行存储和传输在实际应用中不容易实现。所以要在满足一定音质要求的条件下对其进行压缩,实现以较少的数据量来表达实际的声音信息。SPCE061A单片机支持以下三种语音压缩编码方式:  (1)SACM-A2000属于波形编码方式,这种编码方式是将时间域信号直接变换为数字信号,解码后的语音波形和原语音信号的波形基本相同。这种方式的优点是能保持好的语音音质;缺点是只能达到8:1的压缩比,压缩后仍需要较大的数据存储空间和较高的传输速率。  (2)SACM-S240属于参数编码方式,这种编码方式是将信源信号在频率域或其他正交变换域提取特征参数,并将其变化成数字信号,主要目的是降低编码比特率。这种方式的优点是可达到80:1的压缩比,缺点是解码后的音频信号和原信号的波形会有较大差别,导致音质不高。  (3)SACM-S480属于参数编码和波形编码的混合编码,这种编码方式结合了以上两种编码方式的优点,压缩比约为80:3,保持了波形编码的高质量和参数编码的低速率。  三种编码方式中,S240的压缩比高,语音音质较差;A2000方式音质最好,但压缩比过低,压缩后数据量大;S480既能满足语音播放中的音质要求,压缩后的数据量也不太大,所以在无线语音单向通话系统中选择这种压缩编码方式。2.2 SACM-S480方式下的语音播放步骤  SPCE061A单片机在SACM-S480方式下的语音解码、播放的步骤是:在计算机上将语音录制成wav文件,用专用压缩工具将其压缩成.48k文件;使用时,将.48k文件作为语音资源和程序一起下载到SPCE061A内置Flash存储器中进行读取和解码播放。播放流程如图2所示。2.3 SACM-S480方式下进行语音播放需注意的问题  (1)计算机压缩生成的.48k文件与下载到SPCE061A的Flash存储器中的数据对比发现,.48k文件的前48个字节数据未被下载到Flash存储器中,说明这些字节是压缩文件的描述性字节而不是语音资源;在.48k文件的末尾是三个连续的0xFF字节,为规定的语音播放结束标志。  (2)SPCE061A是一款16位单片机,数据按字存储。两字节数据下载后拼接成一个字存储,相邻数据的顺序发生了颠倒。例如,二个字节数据00010010、00110010下载到Flash存储器中变成0011001000010010的格式。  (3)S480方式是30毫秒采样一次,采样480字节语音资料,压缩后变成18字节,形成一个语音数据包。在传输、解压和播放中,要保证一次采样、压缩形成的18字节数据包完整,否则会发生放音声音不正常等现象。3 无线接收播放器设计无线语音单向通话系统采用无线的数据传输方式和语音通话的实时性特点,对SPCE061A中使用SACM-S480方式播放语音的方式进行修改。3.1 语音数据存储区域选择  语音资源通常存储在SPCE061A的片内Flash存储器中。本系统的语音资源是实时接收的,需要反复将数据写入存储器,但Flash存储器再编程次数有限[2],多次写入会影响系统使用寿命;另一方面,Flash存储器写入速度较慢,对系统实时性造成影响。针对以上问题,将接收的语音数据存储在单片机片内RAM中。因为RAM基本不受写入次数的限制,且读写速度高于Flash,其掉电易失性的缺点不会对系统造成影响。3.2 数据缓冲区设置  单片机内的RAM空间较Flash更加紧缺,需要对空间进行循环利用,且实时语音播放的同时需要完成数据接收及校验。因此要将数据在每一步处理之后先放置在一个缓冲区内,各项工作不需要相互等待。因此,在RAM中实现两个环形数据缓冲区[3],即数据接收缓冲区和语音播放缓冲区。将通过无线接收到的数据放置在数据接收缓冲区中,当缓冲区内的数据量达到一个数据包后,将其取出进行校验。校验正确的数据放入语音播放缓冲区,在语音播放队列不满的情况下,从语音播放缓冲区中取出语音资源放入放音队列。3.3 软件设计  无线接收播放器软件流程如图3所示,其中最为重要的工作是数据的校验。数据检测模块从数据接收缓冲区读取数据进行检查,当收到本机地址码后,将状态转为播放状态,将一个数据包的数据按照对接规则组成以字为单位的语音资源放入语音播放缓冲区。若在一个数据包的内部发现下一个数据包的包头信息,则说明发生了数据丢失,将此包数据丢弃,直到收到本机停止工作指令后,停止语音播放。  以SPCE061A单片机为核心器件设计的无线语音接收播放器与计算机、无线发送模块共同组成了无线语音单向通话系统。在不允许使用手机、无线电广播等通讯设施的保密性应用场合,有效地实现了实时语音指挥功能。无线语音接收播放器在整个系统中使用量大,它的低成本优势有利于无线语音单向通话系统的推广使用。参考文献[1] SPCE061A单片机教程.凌阳大学计划技术资料,2002.[2] 吴东坡.Flash存储器技术与应用.微电子学与计算机, 1998,(6):55-56.[3] 孙卫防,张华忠.实时语音传输中的语音缓冲区设计.计算机工程与应用,2004(6):99-100.

    时间:2019-03-27 关键词: 单片机 嵌入式处理器 器中 spce061a

  • 高性能单片机ADuC824及其在智能传感器中的应用

    高性能单片机ADuC824及其在智能传感器中的应用

      1 引言  测控系统向自动化、智能化方向不断发展,这不仅对传感器的准确性、可靠性、稳定性要求越来越高,而且要求传感器应具备一定的数据处理能力,能够进行自动检测、自动校准和自动误差补偿。传统的传感器已不能满足这样的需要,而且仅靠改进材料工艺也很难满足要求。  计算机技术的迅猛发展使传感器技术发生了巨大变革,由微处理器和传感器相结合,产生了功能强大的智能传感器(Intelligent Sensor/SmartSensor)。所谓智能传感器,就是一种带有微处理器(或单片机)的,兼有信息检测,信号处理,信息记忆,逻辑思维与判断功能的传感器。在信息技术高速发展的今天,智能传感器的智能化和集成化将成为其发展的两个重要方向。而智能传感器的智能化和集成化的程度将主要取决于与之相结合的微处理器的性能。  ADuC824是美国AD公司新推出的一款非常灵活的高性能的单片机。将它与传感器相结合,可以构成高集成的智能传感器。  2 ADuC824的性能特点简介  ADuC824是一个片内资源非常丰富的单片机,其卓越的性能源于各种资源的独自特点,主要表现为:它以便于进行软件编程的8051为内核;集高分辨率的、具有24位/16位无丢失码、可直接接收来自传感器微弱信号的双路Σ-ΔADC,温度传感器,增益可编程放大器(PGA),8位MCU(Micro ProgrammedControl Unit),闪速/电擦除存储器(Flash/EEProgram Memory),看门狗定时器(WDT),电源监视器(PSM),以及SPI(SerialPeripheralInterface)和I2C(Inter Integrated Circuit)总线接口等资源于一身。ADuC824是一个完全可编程的、自校准、高精度的数据采集芯片。  3 ADuC824在智能传感器中的应用  如上所述,ADuC824是一个高度集成的高性能微转换器,其片内丰富的资源使其成为功能十分强大的高精度、宽动态范围的全集成的数据采集系统。符合IEEE1451.2标准的ADuC824在智能传感器领域有着广阔的应用前景。  3.1 硬件设计方案  智能传感器主要由传感器、微处理器及其相关电路组成,其典型的结构如图1所示。  其工作原理是,传感器将被测的物理量转换成相应的电信号,送到信号调理电路中,进行滤波、放大、模-数转换后,送到微处理器中。微处理器是智能传感器的核心,它不但可以对传感器测量数据进行计算、存储、数据处理,还可以通过反馈回路对传感器进行调节。可见,微处理器的自身性能和集成极大地决定了智能传感器的多功能化和集成化程度。  图1中的信号调理电路和输出接口独立于微处理器之外,不但影响智能传感器的精度,而且不易于实现智能传感器的进一步集成。  现采用单片机ADuC824来构成智能传感器,由于它可直接接收来自传感器的微弱信号且集成度高、体积小(约1cm2大小,可直接放在传感器上),因此,可以大大简化结构,实现智能传感器的高度集成。同时,充分利用各种软件的功能,可以完成硬件难以完成的任务,从而大大降低传感器制造的难度,提高传感器的性能,降低成本。其结构如图2所示。  3.2 ADuC824在智能压力传感器中的应用实例  图3是DSSP(Digital Sensor Signal Processing,数字传感器信号处理)结构的DTP(DigitalTemperature Pressure,数字温度压力)型智能压力传感器的结构框图。  DTP型智能压力传感器的硬件电路分为4大部分:电源模块,传感器模块,CPU模块和数据输出模块。  电源模块的功能是为集成芯片提供5V的工作电压。  传感器模块用来将被测物理量转换为相应的电压信号。其中,主传感器为压力传感器,它的作用是测量被测压力参数;辅助传感器为温度传感器和环境压力传感器。温度传感器的作用是检测主传感器工作时,由于环境温度变化或被测介质温度变化而使其压力敏感元件发生的温度变化,以便根据其温度变化修正与补偿温度变化对测量带来的误差。而环境压力传感器的作用是测量工作环境大气压变化,以便修正大气压变化对测量的影响。可见,这种智能式传感器需要具有较强的自适应能力,并可以判断工作环境因素的变化,进行必要的修正,保证测量的准确性。 数据输出模块实现数据通信。CPU模块是整个传感器的核心。  在智能压力传感器中,CPU、A/D、D/A、EEPROM、WDT等芯片及其片外设备是必不可少的。由于ADuC824不仅将这些功能高度集成到一块芯片上,还集成了片内外设SPI和I2C串行接口,可以用RS-232指令格式传输数据,且其ADC可以直接接收来自传感器的微弱信号,因此,用单独一片ADuC824即可同时实现原CPU模块和数据输出模块的全部功能,完成对传感器输出的微弱信号进行放大、处理、存储和计算机通信。  图4为ADuC824与传感器模块及上位机的接口电路,ADuC824中的两个独立的主、辅ADC可以同时直接接收来自主、辅传感器的信号。若有多个辅助传感器(如温度传感器、环境压力传感器等),则可通过多路器与辅助ADC连接,利用定时中断进行数据采集。该系统以UART方式,通过RS-232标准接口与上位机通信。  系统软件采用模块化结构。限于篇幅,各软件模块的程序在此不作介绍。主程序和串行口中断通信服务程序的框图如图5所示。  3.3 系统实现的功能  该系统由于采用了ADuC824,可以实现多功能集成,主要表现为:逻辑判断、统计处理功能,自诊断、自校准功能,自适应、自调整功能,具有组态功能,优秀的记忆、存储功能,以及卓越的数据通讯功能。下面分别加以介绍。  3.3.1 逻辑判断、统计处理功能  ADuC824中与8051兼容的内核可对检测数据进行分析、统计和修正,还可进行线性、非线性、温度、噪声、响应时间、交叉感应以及缓慢漂移等的误差补偿,提高了测量准确度。  3.3.2 自诊断、自校准功能  ADuC824中双路Σ-ΔADC模块含有失调校准和增益校准四个特殊功能寄存器,这些寄存器驱动校准逻辑,可在上电时采用硬件校准进行开机自检,确保始终能从ADC获得最佳性能。另外,用户还可以通过软件对器件的校准条件进行初始化,以适应特定的工作条件。在ADC输入通道中接入传感器烧通电流,可在工作中进行测量前对转换器的状态实现自检,并可实时自行诊断、测试,以确定哪一组件有故障,提高了测量的准确性和工作可靠性。  3.3.3 自适应、自调整功能  ADuC824中的主ADC含有可编程增益放大器(PGA),可以编程选择±20mV~±2.56V之间8档输入量程。用户可以根据待测物理量的数值大小、误差要求及变化情况,通过编制软件自动选择检测量程和测量方式,提高了检测适用性和灵活性。  3.3.4 具有组态功能  ADuC824具有通道独立的双路Σ-ΔADC,即,主通道ADC和辅助通道ADC。主通道用于接收并转换主传感器的输入信号;辅助通道可用来接收并转换辅助传感器(如温度传感器)的输入信号。与多路模拟器(MUX)配合可实现多传感器、多参数的复合测量,扩大了检测与使用范围。  3.3.5 优秀的记忆、存储功能  ADuC824片内集成的8Kbyte闪速/电擦除程序存储器和640byte闪速/电擦除数据存储器为用户提供了非易失性、在线可编程的程序和数据存储空间。闪速/电擦除存储器是基于单个晶体管单元结构的最新类型的存储器,是在EEPROM技术基础上发展的产物,它既具有ROM的非易失信息的优点,又兼有EEPROM灵活的在线可编程的特点,并且还组合了EPROM的大容量、高密度的特点。同时,又能像RAM一样随机地进行读写,从而实现检测数据的随时存取,加快了信息的处理速度。  3.3.6 卓越的数据通讯功能  ADuC824片内具有工业标准的同步串行接口(SPI)和I2C总线接口,它们构成智能化传感器的数据通讯接口。可通过编程与计算机或其它微处理器直接联机,进行信息的相互交换,实现对多点智能传感器的控制,提高信息处理的质量。  由ADuC824构成的智能传感器可通过各种软件对信息检测过程进行管理和调节,使之工作在最佳状态,从而增强了传感器的功能,提升了传感器的性能。此外,利用计算机软件能够实现硬件难以实现的功能,并且以软件代替部分硬件,可降低传感器的制作难度。  由此可见,使用ADuC824后不但大大减少了元器件的数量和线路板面积,降低了产品成本,而且由于集成度的提高也使可靠性得以提高。在软件编程上,因为不需编写与这些芯片的接口程序,所以,编程的工作量降低,程序运行速度更快。  4 结束语  具有丰富的片内资源的ADuC824可广泛用于智能传感器/变送器、智能仪表、称重仪、压力测量、便携式设备等领域。它代表了当今单片机的发展方向,即,针对不同的应用领域,将大部分功能高度集成在一个单片内。这样,用户在进行单片机系统的设计时,将主要是选择合适的单片机和编写相应的软件,而系统外部电路设计将变得非常容易。

    时间:2019-03-18 关键词: 智能 单片机 嵌入式处理器 高性能 器中

  • 串联反馈以电压形式输入到放大器中

    串联反馈以电压形式输入到放大器中

    ;; ;电路中R2构成并联负ECJ0EB1A225K反馈电路,以是信号源,R是信号源内阻,五是信号源输出的信号电流,^是净输入三极管VT1的基极电流,耳是负反馈电流。;;; 从电路中可以看出,负反馈信号电流五与信号源电流五是并联的形式。;;; 通过定性分析可知,R2构成的是并联负反馈电路,根据节点电流定律可知,有下列公式成立:;;;;;;; ;I1=Is-IP;;; 串联反馈以电压形式输入到放大器中;;; 电流串联负反馈和电压串联负反馈信号均以电压形式输入到放大器输入回路中,即只要是串联负反馈电路都是以电压形式出现在放大器输入端的。;;; 图1-80所示是串联负反馈电路。电路中R3构成电流串联负反馈电路,以是信号源电压,Ul是净输入到放大器的信号电压,坼是负反馈信号电压。;;;;;;;;;;;;;;;;;;;;;; ;;; 从电路中可以看到,净输入信号电压U1由下列公式决定:;;; 发挥负反馈效果的两个条件;;; 为了尽可能地发挥负反馈电路的效果,应该尽可能满足下列两个条件。;;; (1)使负反馈深度十分大,即要求是深度很深的负反馈,愈深愈好。因为负反馈深度大后,负反馈放大器的增益下降许多,为此要求放大器的开环增益(役有加入负反馈时的放大器增益)足够大。;;; (2)精心设计负反馈电路,使反馈系数十分稳定,成为常数。只有反馈系数成为常数时,负反馈放大器的增益才稳定。为此,要求负反馈电路中不使用三极管,而使用高稳定的电阻器。;;; 上述两个条件对各种负反馈电路都适用,是一个普遍性条件。对放大器的诸多指标改善都需要满足上述两个条件。;;;;负反馈放大器输入阻抗只受反馈信号输入方式影响;;; 放大器中加入负反馈电路之后对放大器的输入阻抗是有影响的。;;; (1)放大器的输入阻抗只与负反馈信号加到放大器输入端的方式相关,即是串联负反馈还是并联负反馈,而与电压负反馈还是电流负反馈无直接关系。;;; (2)串联负反馈增大了放大器的输入阻抗,并联负反馈减小了放大器的输入阻抗,负反馈放大器增大或减小放大器输入阻抗的倍数等于反馈深度。;;; 负反馈放大器输出阻抗只受电压还是电流反馈信号影响;;; 放大器中加入负反馈电路之后对放大器的输出阻抗是有影响的。;;; (1)放大器的输出阻抗只与电压还是电流负反馈相关,而与串联负反馈还是并联负反馈无直接关系。;;; (2)电流负反馈增大了放大器的输出阻抗,电压负反馈减小了放大器的输出阻抗,负反馈放大器增大或减小放大器输出阻抗的程度与反馈深度有关。

    时间:2019-03-12 关键词: 嵌入式开发 电压 反馈 形式 器中

  • 在RGB显示器中生成一致的LED亮度

    发光二极管(led)在各种终端设备中已经被广泛使用,从汽车前照灯、交通信号灯、文字显示器、广告牌及大屏幕视频显示器,到普通及建筑照明和lcd背光等最新应用,led的迅速采用使得最普通的设备也需要重新设计。随着led效率与亮度的增加以及成本的减少,led有可能会取代消费类应用中的传统照明技术。本文通过比较采用基于led的lcd背光的大屏幕显示器中所使用的一些技术,阐述如何解决在使用led时所面对的一些设计挑战。体育场或广告显示牌使用了很多显示面板及成千上万个led。在每一显示阵列中,各led(也称为像素)的亮度会有很大的差异,最亮和最暗led之间的亮度差有时甚至能高达15%~20%。尽管此问题是所有led应用的通病,但在一些要求有像素一致性的高质量显示系统中显得尤为突出。为弥补这种差异,厂商通常采用两种办法:一是从供应商处购买经过匹配的或经过筛选的led;二是采用带有“点校正”功能的高质量led驱动器。led供应商提供经过匹配的led并收取一定的额外费用。他们测试后再将这些rgb(红、绿、蓝)发光二极管与可在规定电流上产生相似亮度的led组合在一起。利用这种方法虽可以最少的设计工作量来为低端照明系统提供所需的亮度一致性,但每个像素随时间的衰落速度或亮度下降速度各不相同,因而这种方法只能是一种暂时的解决方案。换言之,在今后一到两年内,各像素的亮度将无法再保持一致。另外,当需要更换有缺陷的面板时,新换上的面板的亮度在视觉上也会和其他面板有差异。高端显示系统对亮度匹配的要求很高,因此仅采用led匹配这种方法还远远不够。为在显示单元的整个寿命周期内获得像素与面板亮度的一致性,厂商们普遍采用带有点校正功能的高级led驱动器。点校正是一种通过调整流入阵列中每个led的电流来控制像素亮度的方法。利用点校正功能,处理器可以控制流入led面板的所有电流,同时led驱动器可调整供给每个led的电流并产生一致的亮度。因此就不再需要查找表,也不需要led在每个刷新周期的复杂倍乘任务,处理器可以把节省下来的资源用来执行其他任务。为实现点校正,厂商通过照相来测量每个led的亮度。系统中最暗的led被指定为基本led,而其他所有像素均与其进行比较。为进行这种校正,供给每个像素的电流都乘以一个和led光强成正比的小数(或分数)。在像ti tlc5940中,每个led的点校正值在每个刷新周期内都可以有很大的不同,并能存储在集成eeprom中。这种“双点校正”方法可提供让整个面板亮度随外部照明条件的改变而更新的灵活性,并能提供长期及非易失性的点校正信息,来确保面板亮度的一致性。亮度指标会随时间而改变,eeprom中的数据可以进行重新校正,若面板出现故障要求更换,eeprom中的数据也可以进行重写。下面用一个具体例子来阐述这种方法。为简单起见,只考虑由多个面板及数千个led像素组成的完整显示系统中一种颜色的16个led。视频面板中绿像素的亮度指标可能要求该像素的绿色led具有80mcd的亮度。所选led(osram lp e675)按亮度分成四个组:45~56mcd、56~71mcd、71~90mcd及90~112mcd。每组亮度均在50ma的电流上测量。选择亮度最高的组并保证其每个led均具有至少80mcd的亮度。对于像tlc5940这样的芯片,可用一个电阻来设置每片ic的最大电流,使每片ic都能驱动16个led。该电阻值必须能将电流设置成足够高,以使最暗的led也能产生80mcd的亮度。因此,根据lp e675的数据资料,芯片必须有43ma的驱动电流才能产生80mcd的亮度。通过在安装位置上测量led的满电流(43ma)亮度,即可得到如图1所示的led亮度直方图。其中x轴为以ma表示的led电流,而y轴则为以mcd表示的led亮度。如图1所示,在未进行点校正前,所测得的面板中每个led之间的亮度差可高达±10%。这样大的亮度差在高端显示器中是无法接受的。直方图给出了对每个led进行调整或进行点校正以产生一致亮度的相应数据。例如,当对满亮度编程后,ic必须将led1的亮度从83mcd校正为80mcd。tlc5940拥有6位的点校正(即64步)步进,对应于每步1.56%的满量程分辨率。 图1 点校正前的 led亮度与正向电流直方图 图2 点校正后的led亮度与正向电流直方图用下式可计算出每个led的点校正值。

    时间:2019-03-07 关键词: LED rgb 亮度 驱动开发 器中

  • 在RGB显示器中生成一致的LED亮度(图)

    发光二极管(LED)在各种终端设备中已经被广泛使用,从汽车前照灯、交通信号灯、文字显示器、广告牌及大屏幕视频显示器,到普通及建筑照明和LCD背光等最新应用,LED的迅速采用使得最普通的设备也需要重新设计。随着LED效率与亮度的增加以及成本的减少,LED有可能会取代消费类应用中的传统照明技术。本文通过比较采用基于LED的LCD背光的大屏幕显示器中所使用的一些技术,阐述如何解决在使用LED时所面对的一些设计挑战。体育场或广告显示牌使用了很多显示面板及成千上万个LED。在每一显示阵列中,各LED(也称为像素)的亮度会有很大的差异,最亮和最暗LED之间的亮度差有时甚至能高达15%~20%。尽管此问题是所有LED应用的通病,但在一些要求有像素一致性的高质量显示系统中显得尤为突出。为弥补这种差异,厂商通常采用两种办法:一是从供应商处购买经过匹配的或经过筛选的LED;二是采用带有“点校正”功能的高质量LED驱动器。LED供应商提供经过匹配的LED并收取一定的额外费用。他们测试后再将这些RGB(红、绿、蓝)发光二极管与可在规定电流上产生相似亮度的LED组合在一起。利用这种方法虽可以最少的设计工作量来为低端照明系统提供所需的亮度一致性,但每个像素随时间的衰落速度或亮度下降速度各不相同,因而这种方法只能是一种暂时的解决方案。换言之,在今后一到两年内,各像素的亮度将无法再保持一致。另外,当需要更换有缺陷的面板时,新换上的面板的亮度在视觉上也会和其他面板有差异。高端显示系统对亮度匹配的要求很高,因此仅采用LED匹配这种方法还远远不够。为在显示单元的整个寿命周期内获得像素与面板亮度的一致性,厂商们普遍采用带有点校正功能的高级LED驱动器。点校正是一种通过调整流入阵列中每个LED的电流来控制像素亮度的方法。利用点校正功能,处理器可以控制流入LED面板的所有电流,同时LED驱动器可调整供给每个LED的电流并产生一致的亮度。因此就不再需要查找表,也不需要LED在每个刷新周期的复杂倍乘任务,处理器可以把节省下来的资源用来执行其他任务。为实现点校正,厂商通过照相来测量每个LED的亮度。系统中最暗的LED被指定为基本LED,而其他所有像素均与其进行比较。为进行这种校正,供给每个像素的电流都乘以一个和LED光强成正比的小数(或分数)。在像TI TLC5940中,每个LED的点校正值在每个刷新周期内都可以有很大的不同,并能存储在集成EEPROM中。这种“双点校正”方法可提供让整个面板亮度随外部照明条件的改变而更新的灵活性,并能提供长期及非易失性的点校正信息,来确保面板亮度的一致性。亮度指标会随时间而改变,EEPROM中的数据可以进行重新校正,若面板出现故障要求更换,EEPROM中的数据也可以进行重写。下面用一个具体例子来阐述这种方法。为简单起见,只考虑由多个面板及数千个LED像素组成的完整显示系统中一种颜色的16个LED。视频面板中绿像素的亮度指标可能要求该像素的绿色LED具有80mcd的亮度。所选LED(Osram LP E675)按亮度分成四个组:45~56mcd、56~71mcd、71~90mcd及90~112mcd。每组亮度均在50mA的电流上测量。选择亮度最高的组并保证其每个LED均具有至少80mcd的亮度。对于像TLC5940这样的芯片,可用一个电阻来设置每片IC的最大电流,使每片IC都能驱动16个LED。该电阻值必须能将电流设置成足够高,以使最暗的LED也能产生80mcd的亮度。因此,根据LP E675的数据资料,芯片必须有43mA的驱动电流才能产生80mcd的亮度。通过在安装位置上测量LED的满电流(43mA)亮度,即可得到如图1所示的LED亮度直方图。其中x轴为以mA表示的LED电流,而y轴则为以mcd表示的LED亮度。如图1所示,在未进行点校正前,所测得的面板中每个LED之间的亮度差可高达±10%。这样大的亮度差在高端显示器中是无法接受的。直方图给出了对每个LED进行调整或进行点校正以产生一致亮度的相应数据。例如,当对满亮度编程后,IC必须将LED1的亮度从83mcd校正为80mcd。TLC5940拥有6位的点校正(即64步)步进,对应于每步1.56%的满量程分辨率。 图1 点校正前的 LED亮度与正向电流直方图 图2 点校正后的LED亮度与正向电流直方图用下式可计算出每个LED的点校正值。 其中DCproduction为生产时所需的点校正值,Lbaseline为所需的亮度水平,而Linitial则是在最大电流上测得的亮度。先将计算得到的点校正值四舍五入为最接近的小数,然后再将原始亮度乘以新的点校正系数,即得到更新后的LED亮度值。 在计算并存储每个LED的点校正数据后,即可将LED驱动器编程为其最大电流,以使LED驱动器自动调整供给每个LED的电流,这便产生了如图2所示的直方图。如果将点校正数据编程至TLC5940芯片的EEPROM中,则

    时间:2019-03-05 关键词: LED rgb 亮度 驱动开发 器中

  • 单片机在灌装控制器中的应用

    单片机在灌装控制器中的应用

    1 引言 随着国民经济的高速发展,一些行业对包装设备不断提出新要求,国产包装机远不能满足经济发展的需求,进口包装机在包装机市场占据很大份额。本文在消化吸收国外先进技术基础上,结合我国国情,经多年研究,开发出光、机、电一体化智能包装机,技术指标国内领先,运行稳定,性能可靠,可与进口机相比美,而价格只及同类进口机型的1/3-1/5。智能化包装机用于自动化称量包装,包装物形态为粉状(洗衣粉、奶粉、咖啡等)和颗粒状(种子、糖果、瓜籽、花生等)。 本文介绍一种基于ADμC812单片机的智能包装机。该系统结构简单、造价低、工作可靠、适用性强。且具有如下特点: (1)通过电器自动控制,实现双速给料,保证下料速度和精度; (2)人工上袋,双气缸挟持,自动化程度高、工作可靠、操作简单; (3)仪表灵敏度高,采样速度快,软件功能强,有标准接口,可与计算机通信; (4)称量速度准确,数字显示,直观易读,稳定可靠,维护方便; (5)控制柜采用密封形式,适用’了恶劣的粉尘环境。 2 ADμC81 2单片机简介 ADμC812单片机是美国AD公司新推出的具有真正意义上的完整的数据采集芯片。其组成为:一个8通道5μs转换时间且精度白校准的12位逐次逼近A/D转换器、两个12位的D/A转换器、8KB的闪速/电擦除程序存储器、640字节闪速/电擦除数据存储器、80C52单片机的内核。其他的一些重要功能模块包括:一个看门狗定时器和电源监控器、A/D转换器与数据存储器之间的DMA电路、存储保护电路、SPI和I2C总线接口。ADμC812优点之一是集成了—个完全可编程的、自校准、高精度的模拟数据采集系统。ADμC812另一个优点是它采用了闪速/电擦除存储器,辅之以内含的加载器和调试软件,使系统的设编程、调试简便。 3 控制器基本构成 控制器前端称重探头采用应变式称重传感器,它是一种将力信号转换为电信号的机电元件,广泛应用于电子称重领域,自动控制和自动检测领域等,是称重和检测系统的核心元器件;键盘、显示管理应用MAX7219芯片;语音电路使用的是ISD1110多段录放语音芯片。整个机器在ADμC812单片机的管理下工作,控制器硬件电路如图1。 4整机工作过程 控制器上电后, 自动检测数码管、状态指示灯及传感器的接线是否正确。检测通过后,主显示显示“HELLO”。控制器具有手动/自动两种工作状态。在自动状态下(运行指示灯亮,运行输出有效)控制器自动控制快、中、慢加料及卸料、松袋全过程。 控制器在自动控制过程中,首先启动大投、中投及小投信号进行快速加料。当称重值>大投值时,关闭大投信号进行中速加料。当称重值>中投值时,关闭中投信号,只用小投信号进行慢速加料。当称重值>(目标值—落差值)时,关闭小投信号停止加料,输出定值结束信号。此时判别夹袋延时是否到,若不到则等待,若到则启动卸料信号进行卸料,定值结束信号无效。当称重值<近零值时,再延时t3定时时间后,关闭卸料信号,同时启动t4及t6定时器。t6定时时间到后,发松袋信号。t4定时时间到后,启动下一循环。 在检测组中每一次循环的满秤值与空秤值均被记录。满秤值-空秤=卸料重量。检测组中每次卸料重量的代数平均值,作为相邻不检测组中每次循环的卸料重量。在每次卸料结束后,本次卸料重量即累加到累计重量中,且累计次数加1。累计重量最大值与最小分度有关。 若控制器设置超、欠量报警方式有效(ALAon),则在检测组中每次卸料结束后,卸料重量与目标值比较。若卸料重量>(目标值—超量值),则产生超量报警。若卸料重量<(目标值—欠量值),则产生欠量报警。在检测组中,每次空秤值的代数平均值作为相邻不检测组及下一检测组称重的零点基准。自动调零能在允许的清零范围内对秤斗中残留的物料进行补偿,若残留物料重量超出清零范围,则产生ErrorC报警。 在小投关闭后,由于机械动作的延迟及空中料流的影响,还有一部分物料落到秤斗中,这部分物料重量称为落差。由于种种原因,落差不是稳定不变的。仪表的自动落差修正功能,能够对落差的变化作出补偿。在检测组中,每次满秤值的代数平均值与目标值的差,作为相邻不检测组及厂一检测组的落差值的正值。当快加料料流比较大时,容易出现没有慢加料过程就卸料,但实际重量并没有达到目标值,即过冲现象。这是由于大料流对秤斗的冲击造成的。为避免过冲现象,在控制参数中设置了禁止判别时间t1。在U定时时间内小投一直有效,而不判别称重值是否大于目标值与落差值的差,从而避开大料流的冲击在重量上形成的波峰。在控制参数中还设置了小投时间短报警延时定时器t7。t7定时时间大于t1定时时间。t1定时器与t7定时器同时开始计时。若在t7定时时间内小投关闭,说明还有过冲现象,产生ErrorA报警。在自动控制参数中,设置了过程循环超时报警定时器t8。若进料及卸料循环周期超过t8延时时间,则产生过程超时报警ErrorB。 在自动控制参数中,设置了秤体振动判定时间t2。在检测组中进料结束至秤体稳定的时间,若超过t2延时时间,则产生秤体振动报警Error D。控制器可设置一批量数。在自动控制过程中,当进料、卸料循环次数等于批量数时,仪表发出批量数完成报警ErrorE;若批量数设置为0,则不会产生批量数完成报警:控制器掉电后,批量数不保存;上电后为0。为了保证控制器运行的可靠性,在控制器的输入端和输出端均加有光耦隔离器件。语音电路用的是ISDlll0多段录放语音芯片,以改善人机界面效果。放音电路如图2。 ADμC812使REC变高(不管;芯片处在节电状态还是正在放音),芯片即开始录音,录音期间,REC一直保持为高。REC变低或内存录满后,录音周期结束,芯片自动写入一个信息结束标志(EOM),使以后的重放操作可以及时停止,然后芯片自动进入节电状态。REC的上升沿有84ms防颤,防止按键误触发。芯片开始放音,放音持续到EOM标志或内存结束,之后芯片自动进入节电状态。开始放音后,可以释放PLAYE。使电平触发放音(PLAYL)端从低变高时,芯片开始放音。放音持续至此端回到低电平,或遇到EOM标志,或内存结束。放音结束后芯片自动进入节电状态。使循环放音(PLAYE)端出现高电平时,即开始循环放音,只能断电才能停止。 5 结语 该灌装控制器硬件结构简单、工作可靠、应性强,具有很高的推广价值。

    时间:2019-02-18 关键词: 嵌入式开发 单片机 器中

  • DSP FPGA在高速高精运动控制器中的应用

    摘要:数字信号处理器具有高效的数值运算能力,并能提供良好的开发环境,而可编程逻辑器件具有高度灵活的可配置性。本文描述了通过采用tms320c32浮点dsp和可编程逻辑器件(fpga)的组合运用来构成高速高速高精运动控制器,该系统通过b样条插值算法对运动曲线进行平滑处理以及运用离散pid算法对运动过程加以控制。  关键词:运动控制;dsp;fpga;b样条插值;pidapplicationofmovement-controlsystembasedondspandfpgazhuxian-xin,huangtao,dengqi-hui,luluo-xian(wuhanuniversityoftechnology,instituteofintellegentinformationsystem,wuhan,430070,china)abstract:digitalsignalsprocessorcanprocessnumericalsimulationreliability,providesfavorableenvironmentfordelevlopment,andfpga(fieldprogrammablegatearray)cancollocatedflexible.thispaperdescribesmovement-controlsystembasedontms320c32andfpga.itsmoothesmotionalcurvethroughalgorithmofb-splineinterpolationandcontrolsmotionalprocessbymeansofpid.keywords:movement-control;dsp;fpga;b-spline;pid基金项目:863科技攻关项目,高速、高精运动控制器技术研究(2001aa423170)  运动控制卡已经在数控机床、工业机器人、医用设备、绘图仪、ic电路制造设备、ic封装等领域得到了广泛运用,取得了良好的效果。目前运动控制卡大部分采用8051系列的8位单片机,虽然节省了开发周期但缺乏灵活性,难以胜任高要求运作环境,而且运算能力有限。  dsp的数据运算处理功能强大,即使在很复杂的控制中,采样周期也可以取得很小,控制效果更接近于连续系统。把dsp与pc的各自优势结合将是高性能数控系统的发展趋势。本运动控制器采用ti公司的高性能浮点dsp作为主控芯片,通过isa接口与pc协调并进行数据交换,以pc计算机作为基本平台,以dsp高速运动控制卡作细插补、伺服控制的核心,对直线电机的运动进行控制,取得了良好的实际应用效果。1.高速高精运动控制卡的主要硬件构成   本运动控制系统的任务是控制直线电机的运动,要求4轴输入和4轴输出,采用光栅尺对输入记数,16位并行高速da输出,运动定位精度要求达到10nm,响应时间<100ns。  高速直线电机是本系统的控制对象,它具有加速快(a>10g),运动速度高(v>300mm/s)的特点。要求控制系统有足够短的响应时间(<100ns)和足够高的定位精度(10nm级),因而系统的核心cpu的处理能力及运算能力必须满足高速要求;此外,直线电机运动定位的核心是高精度的反馈控制装置。直线电机的反馈控制装置是光栅尺和高精度脉冲计数器,光栅尺发出与运动距离成线性关系的脉冲数,脉冲计数器的计数值表示直线电机当前的运动位置。经计算,计数长度为28位的计数器才能满足定位的精度要求,同时计数频率很高。一般的通用计数器参数无法达到,所以设计一个特殊计数器是必要的。为了方便设置目标点的运动参数,使运动控制卡具有比较好的人机交互功能,系统必须具有与pc机通信的功能。  综合考虑上述要求,系统的设计采用dspfpga的形式,由dsp主控芯片作为中央处理模块,fpga作为反馈计数模块且负责板上的部分逻辑译码工作,pc通信接口模块采用双口ram,输出模块用d/a转换器实现,如图1所示。1.1dsp模块  基于dsp的运动控制系统一般采用ti公司的tms320c24x系列芯片,但24x系列是16位定点处理器,运算能力有限。不能满足本系统规划的高速高精要求,为此,我们选用了ti公司的tms320c32dsp作为主控芯片。  tms320c3x系列芯片是美国ti公司推出的第一代浮点dsp芯片,具有丰富的指令集、很高的运算速度、较大的录址空间和较高的性价比,在各领域得到了广泛的应用。tms320c32是tms320系列浮点数字信号处理器的新产品,在tms320c30和tms320c31的基础上进行了简化和改进。在结构上的改进主要包括可变宽度的存储器接口、更快速的指令周期时间、可设置优先级的双通道dma处理器、灵活的引导程序装入方式、可重新定位的中断向量表以及可选的边缘/电平触发中断方式等。  对tms320c32的开发可以用汇编语言,也可以用c语言。使用汇编语言的优点在于运行速度快、可以充分利用芯片的硬件特性,但开发速度较慢,程序的可读性差;而c语言的优势在于编程容易、调试快速、可读性好,可以大大缩短开发周期,但c语言对于其片内的没有映射地址的特殊功能寄存器不能操作,如if和ie,ar0~ar7等。1.2fpga模块  该部分主要功能为一个4通道的针对光栅尺的脉冲计数器,此外,还承担部分地址译码的工作。但由于脉冲计数频率高,计数量大,所以必须选择高容量、高性能的可编程逻辑器件。  alteraflex(flexibllogicelementmatrix)10

    时间:2019-02-18 关键词: DSP FPGA 嵌入式开发 器中

  • 有源滤波器中的相位关系考察

    有源滤波器中的相位关系考察

    在使用滤波器的应用中,通常人们对幅值响应的兴趣要比对相位响应的兴趣更浓厚。但是,在某些应用中,滤波器的相位响应也很重要。一个实例是 滤波器用于过程控制环路中的情形。这里,人们关心的是总的相移量,因为它影响到环路的稳定性。用来搭建滤波器的拓扑结构是否会造成在某些频率点处符号出现 相反,是非常重要的。  将有源滤波器视为两个级联的滤波器是一个有用的方法。如图1所示,其中一个滤波器是理想的滤波器,用于体现传递函 数;另一个是构成滤波器的放大器。在闭环的负反馈环路中所采用的放大器可以被视为一个具有一阶响应的、简单的低通滤波器。当频率超过某一点后,增益将随着 频率的增长而出现滚降现象。此外,如果放大器使用反相放大结构的话,则所有频率点上还将出现附加的180°相移。    图1. 以两个级联的传递函数的形式表示的滤波器  滤 波器设计过程可分为两步。首先选定滤波器的响应特性,接下来选出适当的电路结构来实现它。滤波器的响应是指衰减曲线的形状,这常常可以归为经典的响应特性 中的一种,如Butterworth、Bessel或者某种Chebyshev型。虽然这些响应特性的选择往往会影响幅值响应特性,但它们也会影响相位响 应特性的形状。在本文中,为了进行比较,忽略幅值响应,认为其几乎不变。  滤波器的复杂性往往通过滤波器的“阶数”来定义,该参数与储能元 件(电感和电容)的数量有关。滤波器传递函数分母的阶数定义了随着频率的上升而呈现的衰减速率。渐近线型的滤波器滚降速率为-6ndB/倍频程,或者 -20ndB/十倍频程,其中n是极点的数量。倍频程是指频率的二倍或者一半,十倍频程是频率的十倍增长或者缩减。因此,一个一阶(或者单极点)滤波器的 滚降速率为-6dB/倍频程或者-20dB/十倍频程。类似的,一个二阶(或者2极点)滤波器的滚降速率为-12dB/倍频程或者-40dB/十倍频程。 更高阶次的滤波器往往是由级联的一阶和二阶基本单元所构成的。自然,我们可以利用单个有源放大电路级来构建三阶、甚至四阶滤波器,但是对于元件值的敏感, 以及元件之间的相互作用对频率响应所造成影响的大幅度上升,会使这些选择不那么具有吸引力。  传递函数  首先,我们考察一下传递函数的相位响应。对于同样阶数的滤波器选项来说,它们的传递函数的相移特性都相同。  对于单极点、低通的情形,传递函数的相移为φ,由下式给出。  (1)  式中:ω = 频率(弧度/秒)  ω0 = 中心频率(弧度/秒)  以弧度/秒为单位的频率等于2π乘以以Hz为单位的频率,这是因为每个360°周期对应着2π弧度。由于上面的表达式是一个无量纲的比值,故f和ω都可以采用。  中 心频率还可以被称为截止频率(即该单极点、低通滤波器的幅值响应特性下降3dB——约30%——的频率点)。在相位关系方面,中心频率是相移量达到其最终 值-–90°(在这个例子中)的50%时的频率点。图2是一幅半对数图,描述了公式1所表述的相位响应关系,其频率范围是中心频率以下的两个十倍频程至中 心频率以上的两个十倍频程。中心频率(=1)处的相位移动为–45°。    图2. 一个单极点、低通滤波器在中心频率附近的相位响应(同相,左轴;反相响应,右轴) 图中:Normalized Frequency——归一化频率,Phase Angle(in-phase)——相角(同相),Phase Angle(inverted)——相角(反相)   类似的,一个单极点的高通滤波器可以由下式给出:  (2)  图3描绘了公式2所表示的、在中心频率以下两个十倍频程至中心频率以上两个十倍频程这一范围内的响应特性。其归一化的中心频率(=1)处的相移为+45°。  显然,高通和低通特性类似,只是相互间存在90°的相位差(π/2 radians)    图3. 一个单极点、低通滤波器在中心频率 1 附近的相位响应(同相,左轴;反相响应,右轴) 图中:Normalized Frequency——归一化频率,Phase Angle(in-phase)——相角(同相),Phase Angle(inverted)——相角(反相)  对于二阶、低通的情形,传递函数的相移可以由下式近似表示为  (3)  式 中α是滤波器的阻尼比。它将决定幅值响应曲线上的峰值以及相位曲线过渡段的陡峭程度。它是电路的Q值的倒数,这也决定了幅值滚降或相位偏移的陡峭程度。 Butterworth响应的α为1.414(Q=0.707),可以产生最大平坦度响应特性。更低的α会使幅值响应特性曲线上出现尖峰。    图4. 一个双极点、低通滤波器的中心频率 1 附近的相位响应(同相,左轴;反相响应,右轴) 图中:Normalized Frequency——归一化频率,Phase Angle(in-phase)——相角(同相),Phase Angle(inverted)——相角(反相)  图4描绘了该式所表示的(α=1.414)、在中心频率以下两个十倍频程至中心频率以上两个十倍频程这一范围内的响应特性。这里,中心频率(=1)处出现的相位偏移为–90°。一个2极点、高通滤波器的相位特性响应可以由下式近似表示  (4)  图5描绘了该式所表示的响应特性(同样有α=1.414),其范围是中心频率(=1)以下两个十倍频程至中心频率以上两个十倍频程,相应的相移为    图5. 一个双极点、高通滤波器的中心频率 1 附近的相位响应(同相,左轴;反相响应,右轴) 图中:Normalized Frequency——归一化频率,Phase Angle(in-phase)——相角(同相),Phase Angle(inverted)——相角(反相)  同样的,显然高通和低通相位响应是类似的,仅仅存在180°的相位偏移(π弧度)。在更 高阶数的滤波器中, 每个附加段的相位响应都累加到总的相移量之上。这一特性将在下面进一步予以讨论。为了与通常的实践保持一致,所示出的相移被限制为±180°的范围之内。 例如,–181° 事实上等价于 +179°,360°等价于0°,依此类推。  一阶滤波器段  一阶滤波器段可以以多种方式来构建。 图6示出最简单的一种结构,即使用无源的R-C架构。该滤波器的中心频率为1/(2πRC)。它之后往往接一个同相的缓冲放大器,以防止滤波器之后的电路 对其产生负载效应,负载会改变滤波器的响应特性。此外,缓冲器还可以提供一定的驱动能力。相位响应如图2所示,即在中心频率点处产生45°的相移,正如传 递函数所预测的那样,这是因为没有另外的元件改变相移特性。这种响应特性将被称为同相、一阶、低通响应特性。只要缓冲器的带宽显著高于滤波器,那么缓冲器 就不会带来相移。    图6. 无源低通滤波器  请记住,这些图中的频率值是归一化的,即相对于中心频率的比值。例如,若中心频率是5kHz,则这些图将展示50Hz到500kHz范围内的相位响应特性。  图 7示出另外一种结构。该电路增加了一个并联电阻,对积分电容进行连续放电,从根本上来说它是一个有损耗的积分器。其中心频率同样是1/(2πRC)。因为 该放大器是以反相模式工作的,故反相模式将在相移特性上引入附加的180°相位。图2示出了输入-输出的相位差随频率的变化,其中包括了放大器引入的反相 (右轴)。该响应特性将被称为反相的、一阶、低通响应。    图7. 利用工作在反相模式的运放搭建的有源、单极点、低通滤波器  上面所示的电路可以衰减高频分量而通过低频分量,均属于低通滤波器。可以通过高频分量的电路则与之类似。图8示出一个无源的一阶、高通滤波器电路结构,其相位随着归一化频率的变化特性则示于图3中(同相响应)。    图8. 无源高通滤波器  图3(左轴)的曲线被称为同相、一阶、高通响应特性。该高通滤波器的有源电路示于图9中。其相位随频率的变化示于图3中(右轴)。这将被称为反相、一阶、高通响应。    图9. 有源、单极点、高通滤波器二阶滤波器段  二阶滤波器有各式各样的电路结构。这里要讨论的是Sallen-Key、多路反馈、状态变量结构,及其类似的双二阶滤波结构。它们是最常见的结构,而且与本文的内容相关。关于各种不同结构的更为完整的信息可参见文后的参考文献。  Sallen-Key低通滤波器  广 泛使用的Sallen-Key结构也被称为电压控制电压源(VCVS)型,是MIT的林肯实验室(参见文献3)的R.P. Sallen和 E.L. Key于1955年提出的结构。图10示出了一个Sallen-Key二阶低通滤波器的电路原理图。这一结构受到广泛欢迎的一个原因是它的性能基本与运放 的性能无关,因为放大器主要作为一个缓冲器来使用。由于在基本的Sallen-Key电路中,连接成跟随器的运放并不用于产生电压增益,故对它的增益-带 宽要求并不重要。这意味着,对于给定的运放带宽而言,与运放的动态特性受到可变反馈环路特性影响的那些电路结构相比,利用这一固定的(单位)增益可以设计 出频率更高的滤波器。通过滤波器后,信号的相位保持不变(同相结构)。图4示出一个Q=0.707(或者,阻尼比α=1/Q=1.414—— Butterworth响应特性)的Sallen-Key低通滤波器的相移-频率关系图。为了简化比较,这将作为下面所考虑的二阶滤波器段的性能标准。    图10. 2极点、Sallen-Key低通滤波器  Sallen-Key高通滤波器  通过互换决定频率网络上的电容和电阻的位置,可将Sallan-Key低通电路变换为高通结构,正如图11所示的那样,而且同样采用单位增益的缓冲器。其相移-频率关系示于图5中(左轴)。这是同相、二阶、高通响应。    图11. 2极点、Sallen-Key高通滤波器  Sallen-Key滤波器的放大器增益可以通过在运放反相输入上连接一个电阻衰减器组成的反馈网络来提高。不过,改变增益将影响到决定频率网络的表达式,而且需要重新计算元件的值。该放大器的动态特性也需要更严格的考察,因为它们在环路中引入了增益。  多路反馈(Multiple-Feedback,MFB)低通滤波器  多 路反馈滤波器是一种单放大器电路结构,反馈环路是基于运放的积分器(反相配置),如图12所示。因此,运放参数对传递函数之间的影响要大于 Sallen-Key的实现方案。要产生一个高Q、高频电路是很困难的,因为运放在高频段的开环增益有限。一条指导方针是,运放的开环增益应该至少比谐振 (或者截止)频率处的幅值响应高出20dB(即10倍于之),包括滤波器的Q值造成的峰值。由于Q值而造成的尖峰将具有如下的幅值  (5)  式中:H是电路的增益。    图12. 2极点、多路反馈(MFB)、低通滤波器  该 多路反馈滤波器会使信号反相。这等价于让滤波器自身的相移增加了180°。图4示出了相位-频率变化关系(右轴)。这将被称为反相、二阶、低通响应。值得 注意的是,在得到给定响应特性的条件下,多路反馈结构中的最大和最小元件值之间的差异要大于Sallen-Key实现方案中的。  多路反馈(MFB)、高通滤波器  上面关于多路反馈、低通滤波器的评述也适用于高通的情形。图13示出一个多路反馈、高通滤波器的原理图,其理想的相移-滤波特性则示于图5中(右轴)。这被称为反相、二阶、高通响应特性。    图13. 2极点、多路反馈(MFB)高通滤波器  要保证这种滤波器的具体电路实现在高频情况下的稳定性是十分困难的,因为它是在一个微分器的基础上构建的,与所有的微分器电路所类似的是,它在更高的频率上闭环增益更大,因此会对噪声产生放大作用。  状态变量型滤波器  图14示出了一种状态变量实现方案。该结构是最灵活和最精确的实现方案,付出的代价是电路元件的数量大大增加,其中包括了3个运放。所有3个主要的参数(增益、Q和ω0)都可以独立调节,而且可以同时提供低通、高通和带通输出。该滤波器的增益也是独立的变量。  由于状态变量滤波器的所有参数都可以独立调节,故其元件值的散布变得很小。而且由于温度和元件公差所带来的失配也可以最小化。与上面的多路反馈电路类似的是,积分器部分所使用的运放的增益带宽积也成为电路的限制条件。    图14. 2极点、状态变量滤波器  其中低通滤波段的相移-频率特性属于一个反相的二阶型响应(参见图4,右轴),高通段电路将具有反相高通响应(参见图5,右轴)。  双二阶(biquad)  状 态变量滤波器的一个近亲是双二阶型(参见图15)。该电路的名称最早是由J. Tow于1968年使用的(见参考文献6),后来由L.C. Thomas 于1971年使用(见文献5),其工作是基于如下的事实:传递函数是两个二阶项之比。该电路与状态变量电路之间存在轻微的区别。在这一结构中,不能提供单 独的高通输出。不过它具有两路低通输出,其中一路是同相的(LOWPASS1),另一路是反相的(LOWPASS2)。    图15. 标准的双二阶2极点电路  由于添加了第四个放大器电路,故可以实现高通、陷波(低通、标准和高通)以及全通型滤波器。图16示出一个带有高通电路的双二阶电路的原理图。    图16. 2极点双二阶滤波器(带有高通段)  其中LOWPASS1段的相移-频率特性属于同相、二阶、低通型响应(参见图4的左轴)。LOWPASS2段将具有反相的二阶型响应(参见图4,右轴)。HIGHPASS段的相移特性属于反相特性(参见图5,右轴)。结论  我们已经看到用于构建一个滤波器的拓扑将影响其实际的相位响应。这会是确定所用的拓扑时需要考虑的一个因素。表1对本文中讨论的各种低通滤波器结构的相移范围进行了比较。    相移特性随Q的变化特性  上述的2阶响应的Q值都是0.707。图17示出了Q的变化对低通滤波器的相位响应的影响(对高通滤波器的影响也 类似)。图中绘出了Q = 0.1,0.5,0.707,1,2,5,10和20时的相位响应曲线。值得注意的是,Q值较低的情况下,在远低于截止频率的频率上相位就开始发生变化。    图17. 相移随Q值的变化特性  虽然幅值响应随Q值的变化并非本文的主题,但也是一个令人感兴趣的问题。图18示出了Q值在上述范围内变化时一个2阶滤波器的幅值响应特性。  当 高Q电路应用于多级滤波器时,高Q电路的响应特性的尖峰现象也是令人感兴趣的问题。虽然在理论上这些电路段以何种顺序来级联并无差异,而在实践中,把Q值 较低的电路段置于高Q电路段之前将更为有利,这是为了让尖峰现象不致于超出滤波器的动态范围。虽然该图是针对低通段的,但高通响应也存在类似的尖峰。    图18. 随着Q值的变化,2极点滤波器的幅值尖峰特性的变化

    时间:2019-02-12 关键词: 嵌入式开发 相位 关系 器中

  • 浅谈ARM仿真器中的断点资源

    目前,越来越多的嵌入式开发公司和工程师开始采用jtag方式的ice仿真器来进行程序的调试工作。传统的全仿真方式(full ice)正在逐渐被使用灵活、成本低廉的jtag仿真方式所取代。 jtag仿真器目前可以满足嵌入式程序调试的所有基本要求,例如:断点设置、单步调试、内存编辑、变量、寄存器观测等。(如图1所示) 断点设置是jtag仿真器最基本的调试功能。用户需要系统在设置断点处停下来后再进行调试。断点根据原理和用途不同又分为几个不同的种类。本文将简单地介绍一下常用的几种断点类型。 断点可分为硬件断点和软件断点两大类: 1.硬件断点需要目标cpu的硬件支持,当前流行的arm7/9内部硬件设计提供两组寄存器用来存贮断点信息,所以arm7/9内核最多支持两个硬件断点,而arm11则可以支持到8个硬件断点。这与调试器无关。 2.软件断点则是通过在代码中设置特征值的方式来实现的。当需要在某地址代码处设置软件断点的时候,仿真器会先将此处代码进行备份保护,然后将预先设定好的断点特征值(一般为0x0000等不易与代码混淆的值)写入此地址,覆盖原来的代码数据。当程序运行到此特征值所在的地址时,仿真器识别出此处是一个软断点,便会产生中断。当取消断点时,之前受保护的代码信息会被自动恢复。 硬件断点可以设置在任何位置的代码上,包括rom和ram;而软件断点由于需要修改相应地址的值,所以一般只能设在ram上,但是数量可以不受限制。由于硬件断点设置的灵活性,所以是最优先选用的断点资源,但是两个断点往往很难满足工程师进行深入调试的需要,于是软件断点可以作为硬件断点的补充资源来使用。 由于通常的软件断点只能设在ram运行的代码上,而随着系统的代码量越来越大,特别是在移动通信领域,扩充大容量的ram势必会增加产品的成本,所以现在很多系统直接在flashrom上运行代码。对于这种在flashrom上运行代码的系统,一般的软件断点是无法设置的,这也是软件断点的局限性。对于这样的系统,只能通过交替使用两个硬件断点满足需要,但是会带来一定的不便。 要很好的解决这一矛盾,只有使仿真器增加在flashrom上设置软件断点的功能,拓展仿真器中可供利用的断点资源。例如,日本横河计算机株式会社(ydc)最新推出的高端arm仿真器-advicepro,就是第一个支持flash断点的ice仿真器产品。(如图2所示) 在flashrom上设置软件断点的原理与在ram上设置软断点类似,也是在设定的断点处用特征码替换原有代码,通过识别特征码使断点事件发生。不同的是,在flashrom上设置软件断点需要对flash进行擦写操作,这就需要仿真器能够有flash编程功能,并且能够在尽可能短的时间内完成特征码的写入。完成这一系列的读写操作,就可使在flashrom上调试代码的工程师获得更充裕的断点资源,从而大大提高了开发效率。 图 1: 调试器界面及常用功能 图 2: 横河公司的最新产品advicepro 但是,由于对flash进行擦写需要一定的时间,所以在执行到flash断点的时候会感觉到有一个停顿的时间。虽然这一点比ram上的软件断点要差些,但是相对于给工程师调试工作整体上带来的便利而言,这一点是完全可以接受的。 设置断点进行调试是最基本的一种调试手段,选择具有丰富断点资源的ice仿真器,可以明显地提高调试效率。当然,前提是工程师能够灵活使用各种断点资源。

    时间:2019-01-18 关键词: 资源 嵌入式处理器 断点 浅谈 器中

  • PWM技术在单片机控制智能充电器中的应用及LM393参数

    介绍了pwm 技术的基本原理,并详细介绍了在智能充电器中采用的pwm技术的方法和其优缺点,并针对问题提出了更加合理的解决方案,本文介绍的方法主要面向镍氢和镍镉电池充电器等应用pwm技术的基本原理随着电子技术的发展,出现了多种pwm技术,其中包括:相电压控制pwm、脉宽pwm法、随机pwm、spwm法、线电压控制pwm等,而本文介绍的是在镍氢电池智能充电器中采用的脉宽pwm法。它是把每一脉冲宽度均相等的脉冲列作为pwm波形,通过改变脉冲列的周期可以调频,改变脉冲的宽度或占空比可以调压,采用适当控制方法即可使电压与频率协调变化。可以通过调整pwm的周期、pwm的占空比而达到控制充电电流的目的。pwm技术的具体应用pwm软件法控制充电电流本方法的基本思想就是利用单片机具有的pwm端口,在不改变pwm方波周期的前提下,通过软件的方法调整单片机的pwm控制寄存器来调整pwm的占空比,从而控制充电电流。本方法所要求的单片机必须具有adc端口和pwm端口这两个必须条件,另外adc的位数尽量高,单片机的工作速度尽量快。在调整充电电流前,单片机先快速读取充电电流的大小,然后把设定的充电电流与实际读取到的充电电流进行比较,若实际电流偏小则向增加充电电流的方向调整pwm的占空比;若实际电流偏大则向减小充电电流的方向调整pwm的占空比。在软件pwm的调整过程中要注意adc的读数偏差和电源工作电压等引入的纹波干扰,合理采用算术平均法等数字滤波技术。软件pwm法具有以下优缺点。优点:简化了pwm的硬件电路,降低了硬件的成本。利用软件pwm不用外部的硬件pwm和电压比较器,只需要功率mosfet、续流磁芯、储能电容等元器件,大大简化了外围电路。可控制涓流大小。在pwm控制充电的过程中,单片机可实时检测adc端口上充电电流的大小,并根据充电电流大小与设定的涓流进行比较,以决定pwm占空比的调整方向。电池唤醒充电。单片机利用adc端口与pwm的寄存器可以任意设定充电电流的大小,所以,对于电池电压比较低的电池,在上电后,可以采取小电流充一段时间的方式进行充电唤醒,并且在小电流的情况下可以近似认为恒流,对电池的冲击破坏也较小。缺点:电流控制精度低。充电电流的大小的感知是通过电流采样电阻来实现的,采样电阻上的压降传到单片机的adc输入端口,单片机读取本端口的电压就可以知道充电电流的大小。若设定采样电阻为rsample(单位为ω),采样电阻的压降为vsample(单位为mv), 10位adc的参考电压为5.0v。则adc的1 lsb对应的电压值为 5000mv/1024≈5mv。一个5mv的数值转换成电流值就是50ma,所以软件pwm电流控制精度最大为50ma。若想增加软件pwm的电流控制精度,可以设法降低adc的参考电压或采用10位以上adc的单片机。pwm采用软启动的方式。在进行大电流快速充电的过程中,充电从停止到重新启动的过程中,由于磁芯上的反电动势的存在,所以在重新充电时必须降低pwm的有效占空比,以克服由于软件调整pwm的速度比较慢而带来的无法控制充电电流的问题。充电效率不是很高。在快速充电时,因为采用了充电软启动,再加上单片机的pwm调整速度比较慢,所以实际上停止充电或小电流慢速上升充电的时间是比较大的。为了克服2和3缺点带来的充电效率低的问题,我们可以采用充电时间比较长,而停止充电时间比较短的充电方式,例如充2s停50ms,再加上软启动时的电流慢速启动折合成的停止充电时间,设定为50ms,则实际充电效率为(2000ms-100ms)/2000ms=95%,这样也可以保证充电效率在90%以上。纯硬件pwm法控制充电电流由于单片机的工作频率一般都在4mhz左右,由单片机产生的pwm的工作频率是很低的,再加上单片机用adc方式读取充电电流需要的时间,因此用软件pwm的方式调整充电电流的频率是比较低的,为了克服以上的缺陷,可以采用外部高速pwm的方法来控制充电电流。现在智能充电器中采用的pwm控制芯片主要有tl494等,本pwm控制芯片的工作频率可以达到300khz以上,外加阻容元件就可以实现对电池充电过程中的恒流限压作用,单片机只须用一个普通的i/o端口控制tl494使能即可。另外也可以采用电压比较器替代tl494,如lm393和lm358等。采用纯硬件pwm具有以下优缺点。优点:电流精度高。充电电流的控制精度只与电流采样电阻的精度有关,与单片机没有关系。不受软件pwm的调整速度和adc的精度限制。充电效率高。不存在软件pwm的慢启动问题,所以在相同的恒流充电和相同的充电时间内,充到电池中的能量高。对电池损害小。由于充电时的电流比较稳定,波动幅度很小,所以对电池的冲击很小,另外tl494还具有限压作用,可以很好地保护电池。缺点:硬件的价格比较贵。tl494的使用在带来以上优

    时间:2019-01-10 关键词: 参数 智能 单片机 嵌入式处理器 器中

  • 基于CPLD的编码器解码接口、PWM输出方案及其在运动控制卡和伺服驱动器中的应用

    基于CPLD的编码器解码接口、PWM输出方案及其在运动控制卡和伺服驱动器中的应用

    SM2100是一个基于CPLD的编码器解码接口SOPC(系统在可编程芯片上)芯片方案,她主要提供了1-4路ABZ相编码器信号的解码及PWM输出功能,用于对实际位置的判断与反馈,她的高性价比特点非常适合应用于现阶段我国数控设备中。引言 在数控机床或其他数控设备中,往往都会用到光栅尺或编码器等位置传感部件,用以来测量机械运动部件的实际运动位置及速度信息。那么光栅尺或编码器测量到的数值,就需要专门的接收部件来处理。一般的编码器输出的信号是AB(或ABZ)相正交编码信号,之所以这样编码也是为了将方向信息加入码流,同时也有利抗干扰等方面的处理。因此在接收这个信号时就需要专门的解码接口电路,将所得的数据也就是实际运动位置/位置信息传递给处理单元,或通过总线(比如PCI)传递给数控设备的中央控制系统中,让控制系统的软硬件根据测来的实际信息与理想(逻辑)信息进行对比,然后根据比较的误差结果再去调节运动部件的位置和速度,或做其他中断、开关性的输出动作以达到控制机械运动的目的。甚至,通过一套完整的算法来把位置、速度、力矩等信息纳入体系中来,做实时反馈处理,这也就是我们所说的闭环(半闭环)处理,我们常见的算法就是PID(或PI)算法。这样以来,就比较方便于让机械设备在全自动的运行下达到快、准、柔的特性。1 用CPLD来实现编码器解码接口及PWM输出功能现在市面上已经有专用的编码器信号/AB相正交编码信号解码接口芯片,主要是欧美等国家提供的芯片,比如HCTL-2016/HCTL-2020等产品。但是这些产品性能价格比还是比较差,功能不够丰富,使用起来也不灵活方便,很难适合广大客户的需求。而用中规模的CPLD来完成AB相正交编码信号解码功能的设计,就成了一个选择,加之CPLD的可塑性,及日益走好的性价比趋势,这种方案甚至成为了唯一的最优选择。一般情况,Altera/Lattice/Xilinx的市面主流的CPLD都可以满足设计的需求,逻辑在中等规模,约500-1000宏单元,就可以完成1-4通道解码AB相正交编码信号解码功能,并且可以外加1-4通道的PWM发生,以及多路数字量I/O的扩展功能。或者完成1-4轴AB相解码外加可编程脉冲发生功能。而要充分利用CPLD的资源,并且达到一个高性能、高可靠性的设计,是需要足够的技术力量保障的,这样才会有高性加比的产品出现。深圳市斯迈迪科技发展有限公司正式这样的公司,专业从事运动控制SOPC(即CPLD、 FPGA)的芯片级技术方案和平台级技术方案开发,并向市场推出多款运动控制SOPC芯片产品。其中SM2100系列就是1-4路的ABZ相编码器信号的解码及PWM输出功能SOPC产品。以下是2100系列的功能介绍1.1 SM2100特点简介SM2100提供了1-4通道的ABZ相解码、4倍频、16位的编码器计数范围和16位的PWM脉冲发生的功能。同时在芯片内部附加了8路通用输入和8路通用输出。由于芯片是SOPC技术方案,因此还可以根据客户的具体需求做定向化的设计。图1是其功能框图。下面是其性能指标:输入时钟CLK频率最高到80MHz,标准输入频率40MHz;PWM的占空比调节范围0~4095,频率调节范围150Hz~150KHz;16位编码器计数器,可达计数范围为:1~ 65535;AB相输入可4倍频,AB相输入内接3阶数字低通滤器,滤波带宽4级可调。图1:SM2100功能框图1.2 SM2100的设计应用说明SM2100是一个SOPC方案,它的应用特点如同常见的ASIC一样方便,通过8位CPU接口与主控器件接口,通过内部寄存器来设置其工作状态及功能。其中CPU接口非常简单:8根双向数据总线:D0~7;7根地址总线:A0~6;1根片选线:CS_n;1根读允许线:RD_n;1根写允许线:WR_n。也可以根据用户需要,提供16位总线接口。除了数据总线增加到16根外,其它信号与8位总线接口相同。下面是主要的功能设置寄存器介绍。通过这些寄存器的描述,应用工程师们可以一目然地看清了SM2100的具体功能及如何使用。1.3 SM2100的主要功能原理及应用介绍A、编码器解码计数功能下图2是解码计数部分的原理:图2:解码计数部分的原理SM2100芯片有1-4通道16位ABZ相编码器计数器。通过读取各通道的计数寄存器(CNT*)可以得到该通道当前的计数值。对各通道的计数清零寄存器(CNT*_CLR)的写操作将把该道的计数寄存器清零。每道计数器的输入端都有4倍频电路和3阶数字滤波器电路。数字滤波器的带宽分4档可调,分别是10M,5M,2.5M,625K,分别可以滤除ABZ相信号上的宽度小于300ns、600ns、1.2us、4.8us的干扰。对模式寄存器(MODE)的写操作可以分别设定各通道的滤波器带宽。在Z相信号的上升沿,会把当前的编码器计数值锁存在索引寄存器(CNT*_IDX)中,同时把状态寄存器(STATUS)中的对应标志位置1。CPU芯片可以依据SM2103的状态寄存器和索引寄存器的值进行回零点处理。状态寄存器的索引标志位在状态寄存器读操作后自动清零。B、PWM输出SM2100芯片有1-4通道16位PWM输出。用于产生互补(差分)的脉宽调制信号有死区控制功能。可以用来对3相位晶体管的控制完成电机控制中的功率驱动和3相逆变器功能,也可以或结合低通滤波完成DA转换功能。PWM输出脉冲的周期可以通过往控制寄存器PWM_TL、PWM_TH写入数据来设置。有效数据为16位,即PWM_TL的8位和PWM_TH的低4位。第n通道的脉冲宽度可以通过往控制寄存器PWM_WnL、PWM_WnH写入数据来设置。有效数据为16位,即PWM_WnL的8位和PWM_WnH的低4位。往PWM_EN寄存器的最低位写入1时,使能PWM;写入0时,禁止PWM输出(输出0电平)。当PWM脉冲宽度的设置大于脉冲周期的设置值时,输出脉冲的占空比保持为100%。C、通用IO应用对SM2100芯片的通用输入输出的操作,直接对GPI 、GPO寄存器进行读写即可。这项功能可以用来完成对系统中的开关量控制,或类似于PLC中的I/O点控制。2 2100的应用方案举例介绍2.1 SM2100芯片在运动控制卡中的应用:基于PCI的读数卡SMP330 SMP330卡是利用SM2103及PCI接口芯片设计出的32位PCI总线的3通道AB相解码计数和PWM输出卡。该卡适用于电机控制,数控机械系统中的位置监测。它体现了上述SM2100系列芯片的一切功能特点,包括3通道16位A/B相编码计数器,3个16位的PWM信号输出,和多路通用的数字输入、输出通道。因为是板卡级别的产品,因此还做了系统性质电路调理处理。例如编码器信号接口采用差分输入接收,高速光电隔离;PWM输出经过74LS06芯片OC输出;数字量的输出输入都经过光电隔离,其中输出还经过达林顿管增加驱动电流;此外还在板上增加了隔离电源模块,用以增加系统的抗干扰性。下图3是SMP330的系统功能框图:SMP330卡可以用到多个应用领域:电机控制、过程监视、工业过程控制。具体的有:抄数机、测量分析仪器、半自动化定位机器、PC机数显等。它可以完成系统中的读数功能,也就是对实际位置/速度信息的测量,还有利用PWM功能对电机进行控制,同时数字GPI/O功能也可以用来对系统进行I/O扩展。比如抄数机。我们在实际工件的设计生产中,对一些较复杂或不规则工件的机械外型设计比较困难,同时也特别消耗时间。这种情况下,如果有实际的参考实物,利用抄数机的位置探测部位对实物的外壳的实际位置信息快速而又精准的测得,直接利用测得的数据恢复出其“外貌”来,则设计就是一个快速高效的仿制了。那么这个抄数机设备中主要的处理部件就可以利用SMP330卡来实现。图3:是SMP330的系统结构框图2.2 SM2100芯片在数字伺服驱动器中的应用已经有部分客户利用SM2100芯片方案来实现其伺服驱动器产品了,在产品里担当速度与位置的接口处理功能,以及对PWM输出产生的功能。此处以无刷直流数字伺服驱动器为例。一个无刷直流电机的控制原理框图可以用下图4来表示。图4:无刷直流电机的控制框图 我们如果对上图3进行深一步的全数字化电路设计性细分,可以得到如下的图5数字直流伺服系统功能框图:图5:数字直流伺服系统框图那么,在上图5中兰色框体部分就可以用SM2100系列芯片方案来实现,灰色框范围内的功能则可以用DSP或FPGA来实现,这样就形成一个全数字伺服系统方案。当然在这个系统中,SM2100只是成但部分的功能及接口,主体的闭环算法处理是在DSP或FPGA实现(用FPGA方案实现也是深圳市斯迈迪科技发展有限公司的产品之一,它囊括了2100在内,更主要的是新型FPGA的特点使得比起DSP方案来有独到的优势,此处不再赘述)。这样的方案里面,结合SM2100来实现,优点是增加系统可靠性、性能好。综上所述,一个数字直流伺服系统(驱动器)的处理部分实现,就可以用一个DSP结合一个SM2100芯片就完成了。参考文献《SM2100:编码器解码计数、PWM输出及I/O扩展芯片 手册》 深圳市斯迈迪科技发展有限公司《SMP330:编码器解码计数、PWM输出及I/O扩展PCI卡 手册》 深圳市斯迈迪科技发展有限公司於凤兵资深工程师 深圳市斯迈迪科技发展有限公司总经理胡军舰资深高级工程师 深圳市斯迈迪科技发展有限公司技术总监苟卫忠资深工程师深圳市斯迈迪科技发展有限公司研发部经理

    时间:2018-10-26 关键词: 方案 接口 编码器 驱动开发 器中

  • 基于FPGA的DSP嵌入系统及其在平板显示器中的应用

    前言用FPGA实现的嵌入式系统,均是在更大的芯片中嵌入的重复完成特定功能的计算系统,虽则是隐含嵌入,但实际上在各种常用的芯片中能够找到这些嵌入式系统。例如,消费类电子产品中的手机、寻呼机、数字相机、摄像机、录像机、个人数字助理等。当今,以现场可编程门阵列(FPGA)来实现可配置的嵌入式系统已越来越广泛.其Spartan-3E FPGA成为实现各种低成本数字消费类系统的理想器件。这是从系统对上市时间的要求、可编程的特性以及集成度等方面考虑有其独特的优势。即采用90纳米工艺生产FPGA器件之后,FPGA器件进一步降低成本,减少功耗和提高性能,低成本使FPGA成为中小批量生产的应用器件,应用范围从早期的军事、通信系统等扩展到低成本消费电子类等产品。目前,常用FPGA来实现DSP嵌入系统与嵌入微处理器系统,而本文主要介绍高性能、低成本的Spartan-3 FPGA实现的DSP嵌入系统及其Spartan-3系列器件在平板显示器中的应用。2、关于用Spartan-3 FPG来实现的DSP嵌入系统为什么利用Spartan-3 FPGA来实现DSP系统,这应首先了解Spartan-3 FPGA特性,即Spadan-3的各种功能及其在实现DSP时的用途。2.1 Spartan-3 FPGA特性概述2.11成本较低的FPGA*Spartan-3平台FPGA具有很高的性价比经过优化的Spartan-3 FPGA架构,结合90纳米处理技术和300毫米晶圆技术,每片晶圆产出的完好芯片数足130纳米/200毫米技术的五倍,其每逻辑单元成本(CPL)最低。*完整的密度范围Spartan-3FPGA的密度范围是从50,000系统门到5,000,000系统门,这使得低成本FPGA与的密度范围得到了前所未有的扩展;326MHz的系统时钟率;三路电源干线内核电压1.2V、I/O电压1.2~3.3V、辅助设备电压2.5V.它为高容量,面向用户的设备提供了非常低的成本与高性能逻辑方案。*独特的交错排列I/O引脚技术Spartan-3FPGA结合了90纳米处理性术和交错排列引脚技术,可以提供、很低的每I/O成本(CPl)和最高的每门I/O数。2.12 独特的功能*XCITE技术(数字控制阻抗技术)使用XCITE片上数字终端不再需要外部电阻器(见图1(a)所示),这提供了大量的优势。 减少系统组件;提高系统可靠性;简化电路板布局;降低制造成本;实现I/O最大带宽;消除短反射噪音。*选择RAM分级存储(即BlockRAM总位数高达1872kb)与扩展内存Spartan-3 FPGA具有两种类型的内存,可以满足不同的设计需求,即最大1.8Mb的真实双端口块RAM和最大520Kb的分布式RAM,其封装形式为16位深×1位宽,可用作移位寄存器和FIFO。*系统时钟管理-具有4个DCM数字时钟管理器先进的时钟管理为高性能电路的设计者提供了更大的灵活性和更强的控制能力,见图1(b)所示。最多四个数字时钟管理器(DCM),并带有9个外部输出;8个预设的全球时钟网络,即8根全局时钟线路和丰富的寻址。*嵌入式乘法器专用的硅资源允许充分地自定义数据路径,并获得最佳DSP性能,见图1(c)所示。 最多104个18×18乘法器,该乘法器模块允许两个18位二进制作为输入并计算输出36位结果,见图所示;而专用的进位逻辑和高效级联,可实现更多功能。*SelectIO-超级连接每个I/O针脚都支持24个通用I/O标准中的任意一个,所以Spanan-3 FPGA可以最低的成本提供最灵活的连接,即可编程I/O技术;支持PCI、HSTL、SSSL、超传送(HyperTransport)、LVDS、RSDS、LVPECL、LVPEL、LVCMOS及更多。2.14逻辑资源丰富的逻辑单元,寄存器具有移位能力;18X18乘法器;JTAG逻辑与IEEEll49.1/1532说明兼容。2.15 可以被Xilinx ISE(系统内仿真器)开发系统支持。即综合、映射、替代和寻址。Spartan-3设备以最低成本提供高密度的FPGA,这使得它们非常适合于数量大、注重成本、以DSP为核心的应用程序。即嵌入式18×18乘法器(最多104个)、每秒最多3300亿次乘法和累加运算(MAC/s)、优秀的高速DSP功能的并行实现能力、灵活的串联架构,可实现成本/功能需求的最佳组合,见图所示最大的成本/性能灵活性。预验证的DSP算法和核心,即滤波器、检波、变换、算法、FEC、相关器。2.2 Spartan-3独特的器件结构Spartan-3系列的结构可由5个基本的可编程功能模块组成,分别是可配置逻辑模块(CLB),输入/输出模块(IOB)、BlockRAM、乘法器模块和数字时钟管理器(DCM)。这些 小模块的组成如图2所示。一系列IOB模块沿芯片的边沿分布,围绕着一组按规则排列的CLB模块。如XC3S50型只有一个按列排列的BlockRAM嵌在阵列中,XC3S200型到XC3S2000小型有两个按列排列的BlockRAM,而XC3S4000和XC3S5000有4个BlockRAM。每个列状BLockRAM是由几个18kbRAM模块组成,每个模块与专用乘法器有受.。DCM放在BLockRAM的外端。由上所见, FPGA解决方案的可编程特性降低了新系统设计的内在开发风险。由于拥有诸如多个I/O槽、片上数字时钟管理器、以及大量的Block存储器和分布式存储器等其它功能,Spartan-3也可以高效实现许多控制/胶合逻辑功能,有效减小了系统的尺寸、复杂度和成本。2.3 Spartan-3 FPGA来实现的DSP嵌入系统Spartan-3设备以最低成本提供高密度的FPGA,这使得它们非常适合于数量大、注重成本、以DSP为核心的应用程序。其嵌入式18×18乘法器(最多104个)、每秒最多3300亿次乘法和累加运算(MAC/s)、优秀的高速DSP功能的并行实现能力、灵活的串联架构,可实现成本/功能需求的最佳组合,见图3(a)所示最大的DSP成本/性能灵活性。预验证的DSP算法和核心,即滤波器、检波、变换、算法、FEC、相关器。而Spartan-3 FPGA 在高性能DSP应用中,有各种不同FIR滤波器技术的适用情况,而FIR滤波器的算法为:公式中n个系数与n个相应的数据采样相乘,再对内积求和产生单个结果。系数数值将确定滤波器的低通/高通/带通特性,可以利用不同的架构和不同的方法来实现滤波器的功能。由此可以说,因为FPGA是极高并行度的信号处理引擎,能够满足算法复杂度不断增加的应用要求,通过并行方式提供极高性能的信号处理能力。Xilinx的XtremeDSP模块,如图3(b)所示,使得Sparten3系列FPGA可以为高性能的数字信号处理提供理想的解决方案,达到传统上由ASIC或ASSP完成的高性能信号处理能力。可以针对数字通信和视频图象处理等应用开发高性能的DSP引擎,也可在可编程DSP系统中作为预处理器或协处理器等。由于嵌入式18×18乘法器(最多104个)适应DSP应用中的众多的功能。提高了操作数输入、中间积和累加器输出的可编程流水线操作。在复杂算法的数字处理系统中,系统要求的不断提高和集成规模的不断扩大,使得系统结构在设计的开始阶段是不明确的,不可能直接用RTL(寄存器转移级)设计方法进行描述,所以将系统集成到数字芯片中。采用数字技术对复杂算法进行硬件实现时,首先遇到的问题是在结构上并没有预先的规定,因此需要首先对算法建模和仿真进行优化。与基于RTL针对结构清晰的设计方法不同,算法设计把焦点从针对结构的细节转移到对设计的整体要求和行为,在最高的算法层次上考虑如何进行设计,对系统的行为描述定义了设计要执行的算法,不涉及或很少涉及实现细节,因此行为描述比RTL描述要简洁的多。图3(c)为易用的DSP设计流程所示, 糸统产生器的DSP设计环境,包含了系统数学建模、算法优化和改进、设计校验和诊断及HDL产生和仿真等。而综合DSP设计服务包括DSP设计等级、现埸工程服务。3、Spartan-3系列器件在平板显示器中的应用由于低成本和全功能的结合Spartan-3系列器件特别适合用于实现各种数字消费类系统。使Spartan3器件在平板显示器市场应用中极具吸引力,即Spadan-3器件得到广泛应用的一个市场就是平板显示器(FPD)市场,它是新潮流,值以此为例介绍。首先要说明的是平板显示器是新型消费类电视中增长最快的部分,其市场上有三种平板显示器,即LCD、等离子和投影电视(DLP)。3.1 Spartan-3芯片在平板显示器(FPD)应用中的价值Spartan-3 FPGA提供了FPD系统设计人员非常有用的各种功能。包括能够高效实现DSP功能的嵌入式乘法器;在实现流水线或多通道功能时能够支持高性能并减少资源利用率的移位寄存器;大量的存储器资源;以及对显示器市场普遍使用的差分I/O标准的内在支持,那Spartan-3芯片功能在平板显示器(FPD)应用中的价值是什么,即Spartan-3的各种功能及其在实现DSP时的用途。*Spartan-3芯片功能在平板显示器(FPD)应用中的价值:嵌入式乘法器,能有效实现MAC(媒体存储控制) FIR滤波器和其它DSP功能;移位寄存器逻辑,能有效实现多通道功能;BlockRAM和分布式RAM,为视频线缓冲器,高速缓存标志存储器,用于DSP系数的便笺式存储器、数据包、缓冲器、FIFO;对RSDS的内置支持,为无终端电阻的RSDS支持及其它特殊设计考虑之用。*只有了解FPGA在FPD系统中究竟有是那些典型应用(见图所示4),才能将Spartan-3芯片可以以各种方式应用于FPD设计之中。3.2 FPGA在FPD系统中典型应用分析(由图所示4可知):3.21前端预处理在数字RGB信号馈入到主图像处理引擎之前,通常需要进行某种预外珲。这种预处埋可以是离散余弦变换、解密、或者是交叉/解交叉。通常FPGA呈与客户的图像处理ASIC或ASSP结合使用,一个普遍用途是在图像缩放和解交叉过程中辅助ASSP。3.22核心处理尽管核心图像处埋通常是由标准ASSP或定制ASIC完成,但有时也使用FPGA进行定制处理.这些功能实例包括:Y校正、图像缩放、边缘检测、尖锐度、对比度和帧缓冲器。有了Spartan-3器件提供的这些性能,可以在最小的芯片面积上实现多种功能。可以使用的某些专项技术,包括:色空间转换器、JPEG多媒体数字信号编解码器、离散余弦变换器及MPEG视频编码器/解码器。可以多次使用FPGA与屏幕或者外部存储器进行接口.Spartan-3支持小摆幅差分I/O标准(如RSDS) ,也支持其它单端标准(如SSTL/HSTL) ,因而它可以在这些应用中进行使用。FPGA也可以用于实现时序控制单元(TCON,见图5所示),来控制水平和垂直像素显示格式。TCON多少有点象一个垂直和水平显示器计数器。Spartan-3架构中的大量触发器和内置进位链可以有效实现这个功能。同样,由于具有充足的差分I/O通道,Spartan-3FPGA成为I/O密集型设计的有效架构。图5显示了即使一个很小的Spartan-3E器件也具有足够的差分I/O资源来驱动较大的LCD/等离子体屏幕。4、结束语Spartan-3E FPGA成为实现各种低成本数字消费类系统的理想器件.该DSP嵌入式系统具有几个共同的特性,即单一功能、软硬件共存、实时反应及严紧的限制. 目前Spartan-3E FPGA生产厂商己有Xilinx、Altera、Lattice等公司,本文仅以Xilinx公司的Spartan-3 FPGA为例作一说明。在平板显示器系统中,由于仅占用竞争FPGA所需面积的一小部分就能实现高性能DSP,Spartan-3E架构更加高效有用。到目前为止,Spartan-3 FPGA已成功地应用于平板显示器系统中来实现以下功能:*SD/HD色空间转换;*4:4:4 to 4:2:2缩减像素采样;*数字RGB到USB读卡器功能;*时序控制和板RSDS驱动器;*图像压缩/解压缩除上述之外,只要引入高性能、低成本的Spartan-3FPGA,就可以设计出用在大量数字消费品中的可编程逻辑,例如视讯转接盒、电缆调制解调器、HDTV、DVD-RW播放器、LCDTV、家庭多媒体服务器、家用网关及更多。

    时间:2018-09-28 关键词: 系统 FPGA 平板显示 器中

  • Spartan-3 FPGA实现的DSP嵌入系统及其在平板显示器中的应用

    1前言用FPGA实现的嵌入式系统,均是在更大的芯片中嵌入的重复完成特定功能的计算系统,虽则是隐含嵌入,但实际上在各种常用的芯片中能够找到这些嵌入式系统。例如,消费类电子产品中的手机、寻呼机、数字相机、摄像机、录像机、个人数字助理等。当今,以现场可编程门阵列(FPGA)来实现可配置的嵌入式系统已越来越广泛.其Spartan-3E FPGA成为实现各种低成本数字消费类系统的理想器件。这是从系统对上市时间的要求、可编程的特性以及集成度等方面考虑有其独特的优势。即采用90纳米工艺生产FPGA器件之后,FPGA器件进一步降低成本,减少功耗和提高性能,低成本使FPGA成为中小批量生产的应用器件,应用范围从早期的军事、通信系统等扩展到低成本消费电子类等产品。目前,常用FPGA来实现DSP嵌入系统与嵌入微处理器系统,而本文主要介绍高性能、低成本的Spartan-3 FPGA实现的DSP嵌入系统及其Spartan-3系列器件在平板显示器中的应用。2、关于用Spartan-3 FPG来实现的DSP嵌入系统为什么利用Spartan-3 FPGA来实现DSP系统,这应首先了解Spartan-3 FPGA特性,即Spadan-3的各种功能及其在实现DSP时的用途。2.1 Spartan-3 FPGA特性概述。2.11成本较低的FPGA*Spartan-3平台FPGA具有很高的性价比经过优化的Spartan-3 FPGA架构,结合90纳米处理技术和300毫米晶圆技术,每片晶圆产出的完好芯片数足130纳米/200毫米技术的五倍,其每逻辑单元成本(CPL)最低。*完整的密度范围Spartan-3FPGA的密度范围是从50,000系统门到5,000,000系统门,这使得低成本FPGA与的密度范围得到了前所未有的扩展;326MHz的系统时钟率;三路电源干线内核电压1.2V、I/O电压1.2~3.3V、辅助设备电压2.5V.它为高容量,面向用户的设备提供了非常低的成本与高性能逻辑方案。*独特的交错排列I/O引脚技术Spartan-3FPGA结合了90纳米处理性术和交错排列引脚技术,可以提供、很低的每I/O成本(CPl)和最高的每门I/O数。2.12 独特的功能*XCITE技术(数字控制阻抗技术)使用XCITE片上数字终端不再需要外部电阻器(见图1(a)所示),这提供了大量的优势。 减少系统组件;提高系统可靠性;简化电路板布局;降低制造成本;实现I/O最大带宽;消除短反射噪音。*选择RAM分级存储(即BlockRAM总位数高达1872kb)与扩展内存Spartan-3 FPGA具有两种类型的内存,可以满足不同的设计需求,即最大1.8Mb的真实双端口块RAM和最大520Kb的分布式RAM,其封装形式为16位深×1位宽,可用作移位寄存器和FIFO。*系统时钟管理-具有4个DCM数字时钟管理器先进的时钟管理为高性能电路的设计者提供了更大的灵活性和更强的控制能力, 见图1(b)所示。最多四个数字时钟管理器(DCM),并带有9个外部输出;8个预设的全球时钟网络,即8根全局时钟线路和丰富的寻址。*嵌入式乘法器专用的硅资源允许充分地自定义数据路径,并获得最佳DSP性能,见图1(c)所示。 最多104个18×18乘法器,该乘法器模块允许两个18位二进制作为输入并计算输出36位结果,见图所示;而专用的进位逻辑和高效级联,可实现更多功能。*SelectIO-超级连接每个I/O针脚都支持24个通用I/O标准中的任意一个,所以Spanan-3 FPGA可以最低的成本提供最灵活的连接,即可编程I/O技术;支持PCI、HSTL、SSSL、超传送(HyperTransport)、LVDS、RSDS、LVPECL、LVPEL、LVCMOS及更多。2.14逻辑资源丰富的逻辑单元,寄存器具有移位能力;18X18乘法器;JTAG逻辑与IEEEll49.1/1532说明兼容。2.15 可以被Xilinx ISE(系统内仿真器)开发系统支持。即综合、映射、替代和寻址。Spartan-3设备以最低成本提供高密度的FPGA,这使得它们非常适合于数量大、注重成本、以DSP为核心的应用程序。即嵌入式18×18乘法器(最多104个)、每秒最多3300亿次乘法和累加运算(MAC/s)、优秀的高速DSP功能的并行实现能力、灵活的串联架构,可实现成本/功能需求的最佳组合,见图所示最大的成本/性能灵活性。预验证的DSP算法和核心,即滤波器、检波、变换、算法、FEC、相关器。2.2 Spartan-3独特的器件结构Spartan-3系列的结构可由5个基本的可编程功能模块组成,分别是可配置逻辑模块(CLB),输入/输出模块(IOB)、BlockRAM、乘法器模块和数字时钟管理器(DCM)。这些 小模块的组成如图2所示。一系列IOB模块沿芯片的边沿分布,围绕着一组按规则排列的CLB模块。如XC3S50型只有一个按列排列的BlockRAM嵌在阵列中,XC3S200型到XC3S2000小型有两个按列排列的BlockRAM,而XC3S4000和XC3S5000有4个BlockRAM。每个列状BLockRAM是由几个18kbRAM模块组成,每个模块与专用乘法器有受.。DCM放在BLockRAM的外端。由上所见, FPGA解决方案的可编程特性降低了新系统设计的内在开发风险。由于拥有诸如多个I/O槽、片上数字时钟管理器、以及大量的Block存储器和分布式存储器等其它功能,Spartan-3也可以高效实现许多控制/胶合逻辑功能,有效减小了系统的尺寸、复杂度和成本。2.3 Spartan-3 FPGA来实现的DSP嵌入系统Spartan-3设备以最低成本提供高密度的FPGA,这使得它们非常适合于数量大、注重成本、以DSP为核心的应用程序。其嵌入式18×18乘法器(最多104个)、每秒最多3300亿次乘法和累加运算(MAC/s)、优秀的高速DSP功能的并行实现能力、灵活的串联架构,可实现成本/功能需求的最佳组合,见图3(a)所示最大的DSP成本/性能灵活性。预验证的DSP算法和核心,即滤波器、检波、变换、算法、FEC、相关器。而Spartan-3 FPGA 在高性能DSP应用中,有各种不同FIR滤波器技术的适用情况,而FIR滤波器的算法为:公式中n个系数与n个相应的数据采样相乘,再对内积求和产生单个结果。系数数值将确定滤波器的低通/高通/带通特性,可以利用不同的架构和不同的方法来实现滤波器的功能。由此可以说,因为FPGA是极高并行度的信号处理引擎,能够满足算法复杂度不断增加的应用要求,通过并行方式提供极高性能的信号处理能力。Xilinx的XtremeDSP模块,如图3(b)所示,使得Sparten3系列FPGA可以为高性能的数字信号处理提供理想的解决方案,达到传统上由ASIC或ASSP完成的高性能信号处理能力。可以针对数字通信和视频图象处理等应用开发高性能的DSP引擎,也可在可编程DSP系统中作为预处理器或协处理器等。由于嵌入式18×18乘法器(最多104个)适应DSP应用中的众多的功能。提高了操作数输入、中间积和累加器输出的可编程流水线操作。在复杂算法的数字处理系统中,系统要求的不断提高和集成规模的不断扩大,使得系统结构在设计的开始阶段是不明确的,不可能直接用RTL(寄存器转移级)设计方法进行描述,所以将系统集成到数字芯片中。采用数字技术对复杂算法进行硬件实现时,首先遇到的问题是在结构上并没有预先的规定,因此需要首先对算法建模和仿真进行优化。与基于RTL针对结构清晰的设计方法不同,算法设计把焦点从针对结构的细节转移到对设计的整体要求和行为,在最高的算法层次上考虑如何进行设计,对系统的行为描述定义了设计要执行的算法,不涉及或很少涉及实现细节,因此行为描述比RTL描述要简洁的多。图3(c)为易用的DSP设计流程所示, 糸统产生器的DSP设计环境,包含了系统数学建模、算法优化和改进、设计校验和诊断及HDL产生和仿真等。而综合DSP设计服务包括DSP设计等级、现埸工程服务。3、Spartan-3系列器件在平板显示器中的应用由于低成本和全功能的结合Spartan-3系列器件特别适合用于实现各种数字消费类系统。使Spartan3器件在平板显示器市场应用中极具吸引力,即Spadan-3器件得到广泛应用的一个市场就是平板显示器(FPD)市场,它是新潮流,值以此为例介绍。首先要说明的是平板显示器是新型消费类电视中增长最快的部分,其市场上有三种平板显示器,即LCD、等离子和投影电视(DLP)。3.1 Spartan-3芯片在平板显示器(FPD)应用中的价值Spartan-3 FPGA提供了FPD系统设计人员非常有用的各种功能。包括能够高效实现DSP功能的嵌入式乘法器;在实现流水线或多通道功能时能够支持高性能并减少资源利用率的移位寄存器;大量的存储器资源;以及对显示器市场普遍使用的差分I/O标准的内在支持,那Spartan-3芯片功能在平板显示器(FPD)应用中的价值是什么,即Spartan-3的各种功能及其在实现DSP时的用途。*Spartan-3芯片功能在平板显示器(FPD)应用中的价值:嵌入式乘法器,能有效实现MAC(媒体存储控制) FIR滤波器和其它DSP功能;移位寄存器逻辑,能有效实现多通道功能;BlockRAM和分布式RAM,为视频线缓冲器,高速缓存标志存储器,用于DSP系数的便笺式存储器、数据包、缓冲器、FIFO;对RSDS的内置支持,为无终端电阻的RSDS支持及其它特殊设计考虑之用。*只有了解FPGA在FPD系统中究竟有是那些典型应用(见图所示4),才能将Spartan-3芯片可以以各种方式应用于FPD设计之中。3.2 FPGA在FPD系统中典型应用分析(由图所示4可知):3.21前端预处理在数字RGB信号馈入到主图像处理引擎之前,通常需要进行某种预外珲。这种预处埋可以是离散余弦变换、解密、或者是交叉/解交叉。通常FPGA呈与客户的图像处理ASIC或ASSP结合使用,一个普遍用途是在图像缩放和解交叉过程中辅助ASSP。3.22核心处理尽管核心图像处埋通常是由标准ASSP或定制ASIC完成,但有时也使用FPGA进行定制处理.这些功能实例包括:Y校正、图像缩放、边缘检测、尖锐度、对比度和帧缓冲器。有了Spartan-3器件提供的这些性能,可以在最小的芯片面积上实现多种功能。可以使用的某些专项技术,包括:色空间转换器、JPEG多媒体数字信号编解码器、离散余弦变换器及MPEG视频编码器/解码器。可以多次使用FPGA与屏幕或者外部存储器进行接口.Spartan-3支持小摆幅差分I/O标准(如RSDS) ,也支持其它单端标准(如SSTL/HSTL) ,因而它可以在这些应用中进行使用。FPGA也可以用于实现时序控制单元(TCON,见图5所示),来控制水平和垂直像素显示格式。TCON多少有点象一个垂直和水平显示器计数器。Spartan-3架构中的大量触发器和内置进位链可以有效实现这个功能。同样,由于具有充足的差分I/O通道,Spartan-3FPGA成为I/O密集型设计的有效架构。图5显示了即使一个很小的Spartan-3E器件也具有足够的差分I/O资源来驱动较大的LCD/等离子体屏幕。4、结束语Spartan-3E FPGA成为实现各种低成本数字消费类系统的理想器件.该DSP嵌入式系统具有几个共同的特性,即单一功能、软硬件共存、实时反应及严紧的限制. 目前Spartan-3E FPGA生产厂商己有Xilinx、Altera、Lattice等公司,本文仅以Xilinx公司的Spartan-3 FPGA为例作一说明。在平板显示器系统中,由于仅占用竞争FPGA所需面积的一小部分就能实现高性能DSP,Spartan-3E架构更加高效有用。到目前为止,Spartan-3 FPGA已成功地应用于平板显示器系统中来实现以下功能:*SD/HD色空间转换;*4:4:4 to 4:2:2缩减像素采样;*数字RGB到USB读卡器功能;*时序控制和板RSDS驱动器;*图像压缩/解压缩除上述之外,只要引入高性能、低成本的Spartan-3FPGA,就可以设计出用在大量数字消费品中的可编程逻辑,例如视讯转接盒、电缆调制解调器、HDTV、DVD-RW播放器、LCDTV、家庭多媒体服务器、家用网关及更多。

    时间:2018-09-24 关键词: 系统 spartan 平板显示 器中

  • LT5527型RF混频器在无线基站接收器中的应用

    LT5527型RF混频器在无线基站接收器中的应用

    1 引言凌特公司(Lineat Technology)推出的LT5527型高线性度有源下变频RF混频器能大幅降低3G蜂窝基站的成本并简化其设计。LT5527 RF混频器具有3.7 GHz的最高工作频率,在1.9 GHz时,LT5527具有23.5 dBm的IP3(输入3阶截取)线性度、2.3dB转换增益和12.5 dB噪声指标,符合3G蜂窝基站和其他高性能无线基站接收器的动态范围要求。LT5527的本机振荡器(LO)和RF输入以单端方式工作,具有内置50Ω 阻抗,只需很少外部匹配器件,可降低基站成本和缩短设计时间。此外,LT5527内包含1个低噪声LO缓冲器,允许工作于-3 dBm LO驱动功率,解决了RF隔离难题,无需外部滤波电路。LT5527工作于400 MHz~3.7 GHz的宽频率范围,该范围覆盖850 MHz蜂窝频带、1.9 GHz~2.1GHz W-CDMA及UMTS频带,也覆盖了工作于450MHz、2.4 GHz和3.5 GHz频带的其他高性能无线设备。LT5527在RF和L0输入端都有片上RF变压器。这些变压器方便了50 Ω阻抗匹配,并使输入能以单端方式工作。2 LT5527的主要特性及引脚功能2.1 LT5527的主要特性LT5527采用单5 V工作电源,典型工作电流为78 mA。它可用EN引脚关断。关断时,最高消耗100μA静态电流。LT5527采用16引脚4 mmx4mm QFN封装。LT5527的主要特性如下:●50Ω单端式的RF和L0;●高输入IP3:0.9 GHz时的输入IP3为+24.5dBm,1.9 GHz时的输入IP3为+23.5 dBm;●0.9 GHz时的转换增益为3.2 dB,1.9 GHz时的转换增益为2.3 dB;●低噪声:O.9 GHz时的噪声指标为11.6 dB,1.9 GHz时的噪声指标为12.5 dB;●高L0-RF及LO-IF隔离;●L0至RF泄漏为-44 dBm;●工作电压范围为4.5 V~5.25 V。2.2 LT5527的引脚功能LT5527由高线性双平衡混频器、RF缓冲放大器、高速限幅LO缓冲器及偏置/使能电路构成,RF和L0输入以单端方式工作,IF输出是差分输出,低端LO和高端LO注入均可用。LT5527的外引脚排列如图1所示,内部结构如图2所示,各引脚的功能如下所述。LT5527NC(1,2,4,8,13,14,l 6):这些引脚内部不连接,与电路板的地相接,以改善LO至RF及LO至IF之间的隔离。RF(3):RF信号输入端,该引脚内部与RF输入变压器的初级相连。若RF信号源不被DC阻隔,则需串联一耦合电容器。在1.7 GHz~3 GHz之间,RF输入由内部匹配。400 MHz,3 700 MHz都需外部匹配。EN(5):使能端,当输入使能电压超过3 V时,混频器电路通过6、7、10和11启动。当输入电压低于0.3V时,所有的电路都不工作。EN=5V时的典型输入电流为50 mA,EN=0 V时,电流为0μA。即使在启动时,EN端的电压也不应超过Vcc0.3V。Vcc2(6):偏置电路的电源输入端,电流消耗为2.8mA。该端外部接至Vcc1端,并接l 000 pF及1μF的耦合电容器。Vcc1(7):LO缓冲器的电源端,电流消耗为23.2mA。该端外部接至Vcc2端,并接l 000pF及1μF的耦合电容器。GND(9,12):地端,该端和底板地相连以增强隔离度,也是电路板上的RF地。IF-,IF+(10,11):IF信号差分输出,需进行阻抗变换以实现输出匹配。这些端子通过阻抗匹配电感器、RF扼流圈或变压器中心抽头与Vcc相连。LO (15):本地振荡器的单端输入,该端内部与L0变压器的初级相连。在1.2 GHz~5 GHz之间,LO输入可内部匹配,在380MHz以下工作时需简单的外部匹配。Exposed Pad(17):整个电路地的返回端,必须焊接至印刷电路板的接地面。3 LT5527的应用电路设计图3示出由混合变压器构成的lF匹配电路,以达到最低LO-IF泄漏和最宽的IF带宽。图4示出由1个离散的IF不平衡变压器代替IF变压器的电路,以降低成本和缩小尺寸,尽管离散的IF不平衡变压器也有较理想的噪声系数、线性度及较高的转换增益,但是LO-IF泄漏降低,IF的带宽减小。LT5527的应用电路设计3.1 RF输入端的设计RF输入端由1个集成变压器和一个高线性差分放大器组成,变压器的初级与RF输入端(引脚3)和地连接,变压器的次级内部与差分放大器输入端连接。变压器初级的一端内部和地连接,如果RF源有DC电压,则在其输入端接入耦合电容器。在1.7GHz~3 GHz之间,RF输入可由内部匹配,在这个频率范围不需要外部匹配。频带边沿输入回波损耗的典型值为10 dB。在低频带边沿的输入匹配电路中,串联的最佳电容器的值是2.7 pF(引脚3),以改善1.7GHz的回波损耗(>20 dB);同样,为改善2.7GHz的回波损耗(>30dB),其匹配串联的最佳电感器感值是1.5 nH。同时,串联1.5nH/2.7 pF匹配网络使频带的边沿更理想,并将RF的输入带宽扩大至1.1 GHz~3.3 GHz。在400 MHz低频处或3.7GHz处,RF输入匹配网络在原有基础上增加并联电容器C5,如果450MHz下的输入匹配电容器C5的容值为12 pF,在评估板的50 Ω输入传输线上,位于距离引脚34.5 mm的位置;900 MHz下的输入匹配电容C5=3.9 pF,位于距离引脚3 1.3 mm的位置;3.5 GHz下的输入匹配电容器C5=O.5 pF,位于距离引脚34.5mm的位置。这种串联传输线/并联电容器匹配拓扑使得LT5527可用于倍频标准,而不需要修正电路板的设计。串联传输线可用串联的片式电感器代替,以使布局更简单。RF输入阻抗和Sl1与频率的关系(没有外部匹配)列于表1。S11数据用于微波电路模拟设计自定义匹配网络,模拟和RF输入滤波器的接口连接。RF输入阻抗和Sl1与频率的关系3.2 LO输入端的设计LO输入端由1个集成变压器和1个高速限幅差分放大器组成,其中,放大器驱动混频器,得到最高的线性和最低的噪声,1只内部耦合电容器和变压器的初级串联,无需连接外部耦合电容器。尽管内部放大器将最大有效频率限制在3.5 GHz,但在1.2 GHz~5 GHz范围内,L0输入由内部匹配。当然输入匹配可以变换,在低频(750 MHz)处,给引脚15并联1只电容器(C4),850MHz~1.2 GHz匹配中,C4=2.7 pF。750 MHz以下的LO输入匹配要求串联电感L/4并联电容C4,在650 MHz~830 MHz,其匹配网络的L4=3.9 nH,C4=5.6 pF;在540 MHz~640MHz,其匹配网络的L4=6.8 nH,C4=10 pF。评估板不包含L4的焊盘,因此可切断近处的引脚15以便插入L4,L4是低功耗多层片式电感器。频率大于1.2 GHz时,尽管放大器提供的功率有几个dB,但最佳LD驱动功率只有-3 dBm(I/0输入功率变化,混频器性能不变);在频率低于1.2GHz的情况下,尽管-3 dBm的L0驱动功率仍然提供高转化增益和线性,但是为了得到最佳噪声,LO驱动功率为0 dBm。自定义匹配网络的阻抗数据见表2,并参考LO端没有匹配时的情况。自定义匹配网络的阻抗数据3.3 IF输出端的设计IF输出端(IF+和IF-)和晶体管混频开关的集电极连接,如图5。IF+和IF-分别有电压偏置,主要通过变压器中心抽头或匹配电感取得。每个IF端从总电流(52 mA)中分出26 mA的电流。为了得到最佳单端工作性能,这些差分输出需通过1个IF变压器或1个离散的IF不平衡变压器与外部电路结合。图3所示的电路包含1个用于阻抗变换和差分单端转换的IF变压器,图4所示的电路由1个离散的IF不平衡变压器实现同样的功能。低频时IF输出阻抗可等效415 Ω并联2.5 pF的电容器。频率与IF差分输出阻抗的关系如表3所示。这些数据参考封装引脚(没有外部元件),包含了IC和封装寄生效应的影响。对于IF频率为几千赫兹的低频或600MHz的高频,可匹配输出IF。IF输出端的设计差分单端IF匹配的方法有以下三种:(1)直接8:1 IF变压器匹配IF频率低于100 MHz时,最简单的匹配设计是将1个8:l变压器连接到IF端,变压器将进行阻抗变换并提供单端50Ω输出。在图3所示电路中,这种匹配通过短接L1、L2、用8:1变压器(不设置C3)代替4:1变频器即可实现。(2)低通滤波器+4:1IF变压器匹配实现最低的LO-IF泄漏和较宽的IF带宽很简单,如图5所示为由3个元件构成低通滤波匹配网络。匹配元件C3、Ll和L2结合内部2.5 pF电容器形成1个400 Ω~200 Ω低通滤波匹配网络,该匹配网络谐振于所期望的lF频率。这里4:l变压器将200Ω差分输出变换成50Ω的单端输出。该匹配网络对40MHz以上(包括40MHz)的IF最为合适。对于40 MHz以下的IF频率,若串联电感器(Ll、L2)的电感值取得过高,用这样的电感和寄生效应将影响稳定性,因此,8:1变压器适合于低IF频率。适用于 IF频率的低通滤波的匹配元件值如表4所示。高Q值线绕片式电感器(Ll、L2)大大改善了混频器的转换增益,但对线性度还是有点影响。低通滤波的匹配元件值(3)离散IF不平衡变压器匹配在许多应用中,可以用离散IF不平衡变压器代替IF变压器,如图4所示。Ll、L2、C6和C7的值可用式(1)、式(2)计算,在IF频率期望值上得到 180°相移,并提供50Ω的单端输出。电感器L3的值也可计算,但L3抵消内部2.5pF的电容器,L3也为IF+端提供偏置电压。低功耗多层片式电感适合Ll、L2,为了得到最大转换增益以及为IF+端提供最小DC电压,L3选用高Q值线绕片式电感器,C3是DC的隔离电容器。离散IF不平衡变压器匹配与低通滤波4:1变压器匹配技术相比.这种网络提供约为0.8 dB的高转换增益(忽略IF变压器上的损耗),较好的噪声系数和IP3。IF中心频率偏移±15%,转换增益和噪声下降约1 dB。超过+15%以上,转换增益逐渐减少,但噪声迅速增大。IP3对带宽不太敏感,与低通滤波4:1变压器匹配相比仍可实现以最佳性能,除了IF带宽,最大的差别是LO-IF泄漏,减少约-38 dBm。通用IF频率下离散IF不平衡变压器的元件值如表5所示。由于电路板和寄生效应的影响,表5中的值与计算值略有差别。元件值对整个差分IF结构来说,还可以从另一个角度考虑,不用IF变压器,如图6所示,这里,混频器的lF输出匹配直接通过1个SAW滤波器,混频器IF端的电源由IF匹配网络中的电感器提供。计算Ll、L22和C3的值,使之在期望的IF频率上谐振,并获得高品质因数和理想带宽。调整L和C值,以消除混频器内部2.5 pF电容和SAW滤波器输入电容的影响。在这种情况下,由于带通网络不变换阻抗,其差分lF输出阻抗是400Ω。若SAW滤波器的输入阻抗大于或小于 400 Ω,就需要附加匹配元件。

    时间:2018-09-17 关键词: 基站 电源技术解析 混频器 器中

  • SOPC在嵌入式工业以太网控制器中的应用

    1 引言  随着以太网在工业控制领域得到大规模应用,嵌入式的工业以太网系统也越来越多的渗入到了工业控制领域。以Motorola ColdFire微处理器和ARM处理器为硬件平台的嵌入式工业以太网系统已经有大量文献报道。  以上这些系统的开发平台并不完全针对工业以太网的应用情况,因为芯片设计公司并不完全熟悉工业以太网的需要。因此在实际应用当中经常出现硬件资源浪费或者资源不够的问题,并且开发系统往往需外接PLD芯片来进行外围器件的逻辑控制,存在接口速率的瓶颈问题。SOPC技术能解决这个难题。2 SOPC技术  可编程片上系统(SOPC)是一种特殊的嵌入式系统:首先它是片上系统(SOC),即由单个芯片完成整个系统的主要逻辑功能;其次,它是可编程系统,具有灵活的设计方式,可裁减、可扩充、可升级,并具备软硬件在系统可编程的功能。2.1 SOPC  SOPC 结合了SOC和FPGA各自的优点,实际上涵盖了嵌入式系统设计技术的全部内容,除了以处理器和实时多任务操作系统(RTOS)为中心的软件设计技术、以 PCB和信号完整性分析为基础的高速电路设计技术以外,SOPC还涉及目前以引起普遍关注的软硬件协同设计技术。由于SOPC的主要逻辑设计是在可编程逻辑器件内部进行,而BGA封装已被广泛应用在微封装领域中,传统的调试设备,如:逻辑分析仪和数字示波器,已很难进行直接测试分析,因此,必将对以仿真技术为基础的软硬件协同设计技术提出更高的要求。同时,新的调试技术也已不断涌现出来,如Altera公司的嵌入式逻辑分析仪SignalTappII就是一种片内实时调试工具;而在应对复杂设计方面,诸如Altera公司的DSP Builader就是一个利用可编程硬件逻辑实现数字信号处理算法的强大辅助工具。2.2 NIOS  NIOS 是Altera公司以RISC为基础的可配置、可裁减软核处理器[2]。它具有16位指令集和16/32位数据通路,通过将包括16或32位高性能处理器在内的多种应用模块嵌入到通用FPGA/CPLD内,实现完全可配置的嵌入式系统。Nios软核处理器主要特性包括:高效灵活的处理器模块,可以通过软件配置成16位或32位的中央处理单元,并可选择不同的内部存储器大小,其最高执行速度可达50MHz;具有多种其它功能模块的选择(SDRAM控制器、 UART控制器、PCI接口模块、LCD接口模块、MAC接口模块等多种功能模块);具有完整、廉价、便捷的开发系统。所有开发(包括设计、调试)均通过软件进行,不再需要专门的硬件仿真器和编程器, 大大减少了开发设备的成本。  NIOS将CPU与PLD的功能集于一身,既简化了电路板设计,又不存在接口速率的瓶颈问题,使整个系统在一块芯片上就可以完成。3 硬件设计  控制器的硬件设计流程就是为了定制合适的CPU和外设,在 SOPC Builder和QuartusII中完成。在这里可以灵活定制NIOS CPU的各个特性甚至指令,可以使用Altera提供的大量的IP Core来加快开发者开发NIOS外设的速度,提高外设的性能,也可以使用第三方的IP Core,或者使用VHDL、Verilog来自己定制外设。  嵌入式工业以太网控制器的硬件分为三个部分:FPGA部分、存储器部分和外围元件部分如图1所示。本文选用的是FPGA是CYCLONE EP1C6。FPGA部分是建立在FPGA上的,核心是NIOS CPU Core,我们需要在SOPC Builder中需要设计的就是FPGA部分。要建的NIOS系统包含的元件模块有:一个NIOS CPU核;用于连接NIOS核的Avalon总线控制器,一个存放启动和调试程序的内部存储器Boot ROM、一个UART串行通信电路模块(RS-232核)、一个内部定时器和一些通用IO外围接口模块。为使NIOS系统正常工作,在FPGA外围必须接有一个RS-232通信口、RJ45、几个发光管和数码管以及16M SRAM和4M Flash ROM。图1 SOPC工业以太网控制器硬件结构4 软件设计  完成NIOS的硬件开发后,SOPC Builder可以帮助开发者生成相应的SDK(软件开发包)。这是由于在硬件开发中的NIOS CPU及其外设构成的系统是自定制的,存储器、外设地址的映射等都各不相同,需要的SDK也应是专有的,SOPC Builder能够自动生成SDK。  在生成的SDK基础之上,进入软件开发流程,在这个部分,开发几乎与通常的嵌入式系统的开发没有区别,唯一的不同只在于,嵌入式系统是自己定制的、裁剪过的,受到硬件的局限小一些。控制器的操作系统考虑到性价比以及现场控制需要,采用了uClinux。uClinux是一个完全符合GNU/GPL公约的操作系统,完全开放代码,其是专门为控制领域而裁减设计的嵌入式操作系统。  uClinux 从Linux 2.0/2.4内核派生而来,沿袭了主流Linux的绝大部分特性[5]。它是专门针对没有MMU的CPU,并且为嵌入式系统做了许多小型化的工作。适用于没有虚拟内存或内存管理单元(MMU)的处理器。它通常用于具有很少内存或Flash的嵌入式系统。  在GNU通用公共许可证(GNU GPL)的保证下,运行uClinux操作系统的用户可以使用几乎所有的Linux API函数,不会因为没有MMU而受到影响。由于uClinux在标准的Linux基础上进行了适当的裁剪和优化,形成了一个高度优化的、代码紧凑的嵌入式Linux,虽然它的体积很小,uClinux仍然保留了Linux的大多数的优点:稳定、良好的移植性、优秀的网络功能、完备的对各种文件系统的支持、以及标准丰富的API等。在开发应用程序之前,先将uClinux移植到NIOS处理器中来。  特别的为了应用到工业实时领域,本文进一步增强uClinux的实时性。  整个嵌入式工业以太网控制器具有以下特点:  控制器具有很高的灵活性。这是本文设计的以太网控制器的最大特点。由于微处理器采用Altera公司的NIOS,使得系统资源能够灵活调配,并且克服了采用其它处理器中存在的接口速率瓶颈的缺点,适应工业以太网实时数据的要求。  控制器具有很高的集成度。由于NIOS具有丰富的接口资源,而uClinux裁减后体积非常小,而且具备以太网功能,这样可以很容易实现控制器的微型化、Internet化;  控制器具有很高的实时性。在设计硬件和软件时都充分考虑了系统的实时性。硬件设计中采用了高速的A/D(500khz)和多路D/A输出,使得关键信号能及时采样和输出,保证了“硬实时”;操作系统中加入了RTlinux模块,保证了“软实时”。5 实际应用  针对某企业生产现场需要,将该型控制器应用到基于以太网的控制系统中。针对现场对网络可靠性参数的严格要求,在控制层网络改进传统以太网拓扑结构。采用环形网络拓扑,可以增加网络的可靠性。  而解决网络的实时性问题则采用了控制区域(Control Domain)概念,将控制现场分区,减少各个控制区资源竞争的情况。而控制区域之间的是通过交换式以太网交换机来通信。  每个控制区域(Control Domain)包含以太网交换机和嵌入式的工业以太网控制器,以及一些变送器和执行机构。如图2所示。该系统具有如下特点:图2 设备层网络结构(1) 灵活性。由于控制器采用了NIOS微处理器,能够灵活配置处理器的硬件资源,克服了接口数据传输速率的瓶颈,利用SOPC技术,系统硬件、软件的设计和调试都十分方便。(2) 可靠性。控制系统的网络拓扑采用环形架构,大大增强了骨干网的可靠性。在控制网络层,通过划分控制区域,分散了控制风险;而在控制区域内部采用嵌入式的工业以太网控制器,集中控制整个控制区域,降低了控制成本。实践证明这种分散结合集中的控制结构是十分有效的。(3) 实时性。通过划分控制区域,各个控制区域通过交换机连入骨干网,而每个控制区域内的变送和执行结构的信息都不会占用骨干网络资源。这样,每个控制区域的网络负载可以降到很低的程度(<5%)。提高了网络的实时性。嵌入式工业以太网控制器的硬件和软件设计均考虑了实时性要求,这样在网络层下进一步提升了系统的实时性。  本文对嵌入式工业以太网控制器进行了开发研究,提出用SOPC技术来解决控制器硬件设计中存在的接口速率瓶颈问题,提高了控制器的实时性,应用实验结果表明该系统运行稳定可靠。

    时间:2018-09-03 关键词: 以太网 工业 嵌入式 器中

  • FPGA在雷达信号模拟器中的应用

    摘 要: 基于FPGA的各种雷达信号产生方法,介绍了在FPGA中实现直接数字频率合成器(DDS)以及提高输出信号质量的方法,编程实现了频率捷变、线性调频以及相位编码等雷达信号的产生。仿真结果表明,该方法能灵活地产生多种雷达信号,且质量较好。关键词: 现场可编程逻辑器阵列; 直接数字频率合成器; 雷达信号产生 雷达信号模拟器需要模拟简单脉冲调制、重频调制(重频参差、重频抖动和重频滑变)、载频调制(线性/非线性调频、频率捷变)和相位调制(相位编码)等样式的雷达信号[1]。传统的实现方法是采用直接数字合成器DDS实现。通过对DDS相关参数产生对应的雷达中频信号,其优点是产生的信号质量比较好,缺点是系统控制繁琐、模拟的雷达信号参数相对固定、缺乏足够的灵活性,对于非线性调频和相位编码信号很难达到令人满意的效果。 本文基于软件无线电的思想,采用FPGA实现DDS功能,通过控制DDS参数,在1片FPGA中实现了各种雷达信号的模拟。1 DDS基本原理 DDS由相位累加器、只读存储器(ROM)、数模转换器(DAC)和低通滤波器(LPF)组成。DDS的关键部分是相幅转换部分,根据相幅转换方式的不同,DDS大致可分为两大类:(1)ROM查询表法。ROM中存储有不同相位对应的幅度值,相位累加器输出对应的幅度序列,实现相幅转换;(2)计算法。对相位累加器输出的相位值通过数学计算的方法得到对应的幅度值,实现相幅转换,这里的计算方法有抛物线近似法、CORDIC法等。 对于查询表法,ROM里存储了2N个点(一个周期)。工作过程如下:在时钟脉冲fc的作用下,频率控制字K由累加器累加得到相应的相位码,相位码寻址ROM进行相位/幅度变换输出不同的幅度编码,相当于在ROM里每隔K个点取出一个点,再经过数模转换器DAC得到相应的阶梯波,最后经低平滑滤波器对阶梯波进行平滑,即得到由频率控制字K决定的连续变化的模拟输出波形,输出频率fout为: 式中,K为频率控制字,N为相位寄存器字长。输出频率由频率控制字及相位寄存器字长决定。 理想情况下,由于采样的原因,输出信号频谱存在一些杂散,谱线呈辛格函数形状。DDS输出信号杂散分量较大的主要原因有以下几点:一是相位截断效应;二是存放在ROM中的波形幅度存在量化误差;三是DAC的非理想特性。在DDS中,为了得到高的频率分辨率,相位累加器的字长一般较大,而只读存储器ROM的容量有限,通常位输出中只有高A位用来寻址ROM,从而产生相位截断误差,而DAC和ROM正弦波幅度字长也是有限的,同时,在DAC转换过程中总存在如微分线性误差等误差,这样就产生了量化误差和DAC的非理想特性误差。2 基于FPGA的雷达信号模拟器  基于FPGA的雷达信号产生器系统框图如图1所示。系统主要由单片机、FPGA、模数转换器、低通滤波器、自动电平控制、RS-232通信接口、时钟电路以及人机接口等部分组成。单片机完成系统控制、人机交互控制以及与上位计算机的信息交换[2]; FPGA实现DDS的模拟以及其他逻辑的产生[3-4];模数转换器将数字信号转换成模拟信号,经低通滤波器滤波后获得良好的波形信号;为了提高信号产生器带负载的能力,自动电平控制部分保证输出信号幅度在接入不同负载时变化不致太大。 系统工作时,单片机将由RS-232接口接收到的或由键盘设置的信号参数写入FPGA,在FPGA中实现的DDS内核根据设置的参数产生相应的数字波形,经D/A转换、低通滤波和电平控制后输出。2.1 完全DDS内核 完全DDS内核的组成框图如图2所示。完全DDS核包括频率累加器、相位累加器、相位偏移累加器、波形存储器、相位选择开关等部分。频率累加器在产生线性调频信号时控制频率增量的大小;相位累加器和普通的DDS中的相位累加器功能相同,其输入为频率控制字,决定输出信号的频率;相位偏移累加器用于产生相位编码信号,其相位偏移字根据需要可以有多种,但必须有一种相位偏移为0°;正弦表用于存储数字正弦波,为了减小波形存储容量,正弦表中只存储了1/4个周期的正弦波信号,通过逻辑控制实现全周期正弦波信号的产生。 完全DDS内核的工作原理与普通DDS芯片的工作原理大致相同,只不过在产生不同调制样式信号时取舍不同。由于相位/ 幅度转换表中存放的是正弦信号,因此模块只输出受到不同调制的正弦信号。如果将相位/ 幅度转换表做成内容可修改的双端口RAM结构,则该模块也能产生特殊样式的周期信号。基于完全DDS核的信号产生方法其优点是预存波形的点数不变,输出信号的频率仅由频率控制字和系统时钟决定,三者之间的关系如上节DDS基本原理描述的关系。 如前所述,DDS输出信号存在杂散频谱。引起杂散频谱的原因主要有相位截断效应、波形幅度量化误差和DAC的非理想特性。由于本系统采用单独的DAC芯片,这里只讨论前两种因素对信号质量的影响。 为了得到高的频率分辨率,相位累加器位数一般较大,而在DDS设计中,为了节省波形存储器的容量,人们希望在不引入过多干扰的情况下尽可能多地截去相位累加器的低有效位B。故相位累加器的N位输出中只有高A位去寻址只读存储器,从而产生了相位截断误差。根据相关分析,相位截断将引起周期性非谐波杂散,其谱曲线“成对”出现,“成对”谱线出现的间隔为fc/2B。通常采用Wheatley相位抖动注入法消除这种杂散,在每次相位累加器溢出之时,高频脉冲产生一个0~(K-1)的随机数Kn,加到相位累加器的寄存器值上,使相位累加器的溢出不总是比理想的溢出推后,而是随机地提前,从而打破了周期性。这种方法对去除杂散非常有效,但所付出的代价是产生了宽频带相位噪声,但这种宽频带相位噪声比杂散更容易滤除。 由于ROM存储的波形样点的幅度编码由有限位二进制数表示,这样DDS的输出波形就存在幅度量化误差,仅从量化观点看,设正弦波的样点值用D位二进制码来表示,则信号功率与量化噪声总功率之比为6D dB。可见,幅度量化的信噪比随着D的增加而提高。为了在低比特DAC情况下能够采用随机化幅度抖动注入法获得更高的信号质量,在DAC的输入数据被截断成M bit之前,给正弦查询表输出的D bit数据加上一个随机数,这个随机数的范围是0~(2D-M-1),如图3所示。 通过对一个有5 bit DAC的随机化幅度抖动注入DDS的频谱和两个分别有5 bit和11 bit DAC的普通正弦输出DDS的频谱的比较,随机化幅度抖动注入DDS杂散的电平比起带有相同分辨力DAC的普通DDS杂散的电平至少低10 dB,而与有11 bit DAC的普通正弦输出DDS的杂散的电平差不多。尤其值得注意的是,一直出现在正弦输出DDS载波附近的杂散谱线在随机化幅度抖动注入DDS输出频谱中被消除掉了[5]。2.2 各种体制雷达信号的实现方法 简单脉冲调制和重频调制雷达信号的实现方法比较简单,这里只描述频率捷变雷达信号、线性调频雷达信号和相位编码雷达信号的实现方法,并给出相应的QUARTUS仿真结果。 (1)频率捷变雷达信号 频率捷变信号与常规雷达信号相比,只是频率发生了变化,而其他参数不变,其既可以实现脉间捷变,也可以实现脉组捷变。当脉间捷变时,只需要在每个调制脉冲期间设置不同的频率控制字即可;脉组捷变是在一组脉冲周期内为一个频率控制字,而在另一组脉冲周期内为另一个频率控制字,根据频率捷变数量循环使用频率控制字。图4所示是只有2个频率的脉间捷变信号的相位累加器输出的仿真结果,为了便于观察,2个频率对应的频率控制字分别定为240和15。 (2)线性调频雷达信号  产生线性调频是在普通的DDS核前面增加了一级频率累加器,定期改变频率控制字,从而改变输出信号的频率。如果频率增量字是一个恒定的值,则输出信号为线性调频信号;如果频率增量字是一个变化的值,则输出信号为非线性调频信号。图5所示为线性调频信号的仿真结果。 (3)相位编码雷达信号  图6所示为5位二相编码信号的仿真结果,其编码顺序是“+ + + - +”,其相位分别在“+ → -”和“-→ +”时发生180°的相位跳变。 本文基于软件无线电的思想,通过在FPGA中实现一个完全的DDS内核,实现多种雷达信号的产生,产生的雷达信号完全能够满足各种雷达信号处理实验的要求。文中讨论了各种信号独立产生的方法,如果将DDS内核中的正弦表设计成双端口存储器,还可以实现任意波形和多种组合波形的产生。参考文献[1] 徐袆,姜晖,崔琛.通信电子技术[M].西安:西安电子科技大学出版社,2002.[2] 何立民.单片机应用系统设计[M],北京:北京航空航天大学出版社,2002.[3] 宋万杰,罗杰,吴顺君.CPLD技术及其应用[M].西安: 西安电子科技大学出版社,2000.[4] 王诚,吴继华,范丽珍,等. Altera FPGA/CPLD 设计[M]. 北京:人民邮电出版社,2005.[5] 奥本海姆 A V, 谢弗R W. 离散时间信号处理[M]. 西安:西安交通大学出版社,2001.

    时间:2018-08-17 关键词: FPGA 信号 器中

首页  上一页  1 2 下一页 尾页
发布文章

技术子站

更多

项目外包