摘 要:针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构,提高了处理速度。通过Verilog HDL语言进行模块化描述和验证,结果表明,该FFT处理器具有较高性能。
学习状态监控CbM系统设计,完成测试
RTL编码规范
微信小程序-项目实战开发全集
单片机PID控制算法-基础篇
C 语言灵魂 指针 黄金十一讲 之(1)
内容不相关 内容错误 其它