摩尔定律 - 21ic中国电子网

当前位置：首页 > 摩尔定律

摩尔定律失速，新一代IC封装来袭？

转自 | 与非网戈登·摩尔（Gordon Moore）的经验之谈：集成电路（IC）上可容纳的晶体管数目大约每24个月便增加一倍，而处理器性能每隔两年翻一倍，这就是摩尔定律。但是，看看今天的技术，晶体管的扩展可能行将结束，IC的性能还能不能翻番？图源 | Quotefancy.com 芯片制造商已经使出了浑身解数来跟上摩尔定律的步伐，如增加更多的核，驱动芯片内部线程，利用各种加速器。尽管如此，还是无法避免摩尔定律的加倍效应已开始放缓的事实，不断地缩小芯片尺寸总会有物理极限。不过，办法总比困难多，人们想到了先进IC封装技术。事实上，这方面的探索一直在继续，开发的技术更是不胜枚举。这里就介绍一些对行业意义深远的创新封装技术。 strongerHuang 1 现有IC封装技术各具特色为什么先进封装进入行业法眼？主要原因是先进封装不需要像缩小IC内部线宽那样再次投入巨大资金，而是通过IC的异构封装将不同先进工艺节点的片芯（die）集成在单个封装里，以获得成本和性能的最佳匹配。之所以叫片芯，是因为它是没有封装的芯片，也有人叫它“裸片”。现有IC封装类型众多，如垂直堆叠多芯片封装（TSOP、QFN、FBGA等）、片上系统（SoC）、倒装芯片、系统级封装（SiP）、2.5D和3D集成封装（异构集成）、扇出晶圆级封装（FOWLP）、集成芯片系统（SoIC）、小芯片（chiplet）封装，等等。在细分封装市场，互连类型也是五花八门，包括晶圆键合、焊盘、片芯对片芯（Die-to-Die）、引线键合、直通硅通孔（TSV）、模压通孔（TMV）、晶圆级封装（WLP）、直接绑定互连（DBI），等等。互连是将一个晶圆或芯片连接到另一个晶圆或芯片（封装），其中TSV的I/O数量最多，其次是WLP、倒装芯片和引线键合，混合互连比TSV密度更高。图源 | blog.samtec.com 国际工程和技术咨询公司TechSearch称，当今的封装大约有80%基于引线键合，将一个芯片连接到另一个芯片或基板上。在倒装芯片中，使用各种工艺在芯片顶部形成大量微小焊料凸点，然后通过键合将翻转安装的芯片连接到载体上。 WLP是直接在晶圆上封装，之后再切割成单颗组件。采用WLP能够进行较小的2D连接，从而将芯片重新分布到更大面积上，提供更高的I/O密度、更高的带宽和性能。 strongerHuang 2 异构集成是一种有机封装今天，移动计算、汽车、5G、人工智能（AI）、增强现实（AR）和虚拟现实（VR）、高性能计算（HPC）、物联网（IoT）、医疗和航空航天等领域迫切需要实现成本、尺寸、性能和功率的优化，以满足不同市场的需求。对于许多应用来说，下一代IC封装是在减小整体封装尺寸的同时实现硅的可扩展性、功能密度和异构集成的最佳途径。异构和同构集成提供了增强器件功能、加快上市时间和硅产量弹性的途径。通过异构集成技术可以将单独制造的组件集成到更高级别的组件或SiP中，从而提供增强的功能和改进的操作特性。 Veeco Instruments技术营销负责人Gareth Kenyon指出，异构集成不是一个新的概念。20世纪70年代就开始出现多芯片组件（MCM），但正是先进封装技术使芯片制造业发生了革命性的变化。新的封装技术使采用不同制造工艺的芯片集成到具有多种功能的单个封装中。过去二十年，在市场需求的推动下，这些封装技术在多样化的同时，以更低成本获得了更高的器件性能。他表示：“功耗、性能、面积和成本（PPAC）是采用异构集成技术的关键驱动因素。更低的功耗、减少占用空间、更低的延迟、更高的速度和更高的带宽都是为消费者带来好处的主要性能改进。” 他承认，在异构集成中，扩展仍然是一个考虑因素。互连、接点间距、TSV和焊盘的扩展都有助于提高器件的PPAC。这反过来又为先进封装在工艺、工装和计量改进方面带来了重大挑战。其实，异构集成类似于SiP，不过，它不是在一个基板上集成多个片芯，而是在一个基板上以小芯片的形式集成多个IP。异构集成的总体思想是在同一个封装中组合多个系统级别不同的组件，以增强功能和改进操作特性。之所以说异构集成是有机扩展，是因为其组件可以是任何单元，例如微机电系统（MEMS）、高带宽存储器（HBM）以及无源元件等。异构集成的组件最近，对封装带宽、集成多个代工厂的不同IP，以及提高良率弹性的需求正在推进先进封装的发展。许多新出现的先进封装结构为产品设计者提供了极大的灵活性，能够对不同硅工艺进行优化，将不同IP异构集成在单个复合器件中，以紧凑的外形实现空间转换，不断提高功率效率和高带宽物理封装互连，从而显著提高了性能。 Intel Agilex FPGA的封装内的异构集成前沿异构集成技术的应用正以越来越低的成本推动电子器件性能的提升，半导体器件制造商已作出了令人满意的应对。不过，这些技术在生产方面对光刻和补充工艺提出了挑战，要求以更高的标准执行，以支持所需的互连和TSV处理层要求。其中，器件成本和由于复杂性增加而导致良率或产量降低是制造商必须面对的挑战。 strongerHuang 3 异构集成的高速互连随着器件的复杂性不断增加，器件和封装规模的压力也越来越大，因此技术的创新需要器件、封装、系统设计师和制造商之间新的合作，打破了行业部门之间的历史界限；光刻技术也在被迫与先进封装工业的发展相适应。光刻有两种模式：前道工艺（FEOL）和后道工艺（BEOL）。传统上，金属化互连被认为是BEOL，但随着2.5D和3D架构的出现，这一界限已变得模糊。高性能互连要求垂直的电气连接，即TSV或TMV，直接通过硅或模压化合物补充和取代传统的引线键合和倒装芯片解决方案。 TSV和中间层已成为异构集成高性能互连的关键随着异构性的增加，器件、封装和PCB的融合也将增加，产生了大量先进的封装解决方案。例如，高性能计算应用需要2.5D中间层（Interposer）技术来实现细间距微小锡球和重分布层（RDL）。相比之下，消费类移动和IoT市场设计规则不太严格，不包含昂贵的中间层，而选择使用高密度扇出（HD-FO）封装技术将互连层嵌入相关模压化合物中。至于中间层（TSV）和扇出（无TSV）技术并不是互斥的，可以组合在一个混合技术封装中。最终应用在很大程度上决定着使用什么样的封装，因此也定义了器件和封装的复杂性。这里需要解释一下中间层、TSV和RDL：中间层一种用于多芯片片芯或电路板的管道，用于通过封装中的电信号。它是一个插座或连接到另一个插座之间的电气接口布线；它可以将信号传播到更宽的间距，或者将连接带给板上的另一个插座。中间层由硅或有机材料制成，充当多个片芯和电路板之间的桥梁。硅中间层是一种成熟的技术，由于其较高的细间距I/O密度和TSV形成能力，在2.5D和3D-IC芯片封装中发挥着关键作用。 TSV 2.5D和3D封装解决方案中的一项关键技术，它提供了一种穿过片芯硅晶圆的高速垂直互连。这些通孔或孔是从晶圆的正面蚀刻到一定深度，然后通过沉积导电材料（通常是铜）来隔离和填充。芯片制造完成后，从背面减薄晶圆，即露出晶圆背面沉积的通孔和金属，以完成TSV互连。 TSV是一种穿过芯片整个厚度或基板延伸的长通孔电气连接，取代了以往2D封装采用的引线键合互连工艺。它创建了从芯片一侧到另一侧的最短路径。不过，TSV除了自身显著的电气特性外，还对其附近的器件和互连的电气行为有间接影响。重分布层 redistributionlayer（缩写：RDL）铜金属连接线或迹线，用作封装的一部分与另一部分的电气连接。RDL是封装上的金属或聚合物电介质材料层叠，以减小大型芯片组的I/O间距。它已成为2.5D和3D封装解决方案的一个组成部分，在通过中间层连接的芯片之间实现通信。 strongerHuang 4 2.5D和3D集成的成功应用 TSV可用于高端2.5D/3D封装。在2.5D封装中，片芯堆叠在中间层上，中间层中包含TSV，可提供更多的I/O和带宽。 2.5D封装和3D封装类型众多，高带宽存储器（HBM）就是一种成功的3D封装类型，它将DRAM片芯堆叠在一起。英特尔产品集成总监Ramune Nagisetty表示，目前将逻辑堆叠在逻辑上的方法还没有普及，而将逻辑堆叠在内存上的方法正在兴起。 HBM是一种标准化的堆叠式存储器技术，在堆叠内和存储器与逻辑之间为数据提供了更宽通道。基于HBM的封装将内存堆叠在彼此的顶部，并使用TSV将它们连接起来，以创建更多的I/O和带宽。 HBM是JEDEC的一个标准，它将多层DRAM组件垂直地集成在应用处理器、GPU和SoC上。HBM主要用于高端服务器和网络芯片的2.5D/3D封装；它现在已经转向HBM2技术，以优化最初HBM版本中的容量和时钟速率限制。 2.5D和3D封装HBM 这方面的最新进展是异构3D封装的大型堆叠式HBM片芯的热压键合，这种连接方法应用于大型（12层和16层）HBM片芯的组装，与传统的微凸点连接相比，带宽和功率都有了显著提高。 strongerHuang 5 从SoC到FOWLP 国际市场研究机构ResearchandMarkets在《先进集成电路封装技术、材料和市场》报告中指出，扇出晶圆级封装（FOWLP）正在迅速成为新的芯片和晶圆级封装技术，将会成为下一代紧凑型、高性能电子设备的基础。预测表明，未来几年，每年利用FOWLP封装技术生产的芯片将以32%的年成长率增长，到2023年，其市场规模将超过55亿美元。报告也认为，从SoC生产转向多片芯战略是一个挑战，让大多数公司感到恐惧，因为他们依赖并熟悉支持SoC设计流程的庞大基础设施。SoC的设计和验证流程已经很成熟，设计师已经使用了几十年。为某个工艺节点，代工厂都提供一套SoC设计者必须严格遵循的设计规则，以保证代工厂正确制造SoC。变化在于，相对于早期的基于硅中间层的设计，3D-IC设计相对复杂，成本高，风险大，因为需要许多级别的测试（晶片、芯片、中间层、器件），并且有很多出错的机会。但是，随着FOWLP等封装技术的出现和日益普及，成本开始急剧下降。现在，在一个封装中可以“混合和匹配”现有片芯知识产权（IP），而不是必须从零开始设计（或重新设计）每一个组件。这为进一步传播这一设计，甚至封装设计本身提供了可能性。 FOWLP封装最早由Intel提出，其优势在于：减小封装厚度、扩展I/O数量、改进电气性能、良好的热性能及无基板工艺。传统多片芯封装与FOWLP封装现在，FOWLP已经在移动设备的批量生产中使用。其封装工艺包括将单个芯片安装在RDL的中间层基板上，该层提供芯片之间的互连以及与I/O焊盘的连接，所有这些芯片都封装在一个而非多个模压成型中。 strongerHuang 6 用小芯片实现IP混搭上面多次提到了小芯片（chiplet），它是目前封装中备受关注的东西，被认为是后SoC时代的拐点，甚至有人说，摩尔定律的延续也要靠它。其本身并不是一种封装类型，但芯片制造商的库中可以拥有一些模块化片芯或多种小芯片，客户可以将它们混合搭配，并使用封装中的片芯对片芯互连方案进行连接。小芯片是另一种3D-IC封装形式，可实现CMOS器件与非CMOS器件的异构集成。换句话说，它们是更小的SoC或芯片，而不是封装中的一个大SoC。UMC（联华电子）业务开发副总裁Walter Ng说：“小芯片是一种架构方法，可以存在于现有封装类型或新的架构当中。它正在为任务需求优化解决方案，包括速度、热量、功率等性能，有时还可以考虑成本因素。” 用户可以将多芯片组件中的每个组件视为一个具有一组专门功能的小芯片，它不必考虑单一设计来源，通过弥合目前IC设计和封装设计流程之间的差异，就可以再次组合成一个3D-IC封装。这样做的挑战在于，在朝着封装行业的这种新模式迈进时，仍有一些问题需要回答。最重要的是，芯片设计者或制造商如何确保其组件在封装中的性能和可靠性？小芯片不像IP那样针对特定的代工工艺，可在代工厂的帮助下进行验证。它必须在独立的环境中进行验证，以确保在选择把它放在封装中时，能够准确地衡量其对性能和功率的电气影响。然而，一旦供应商成功地设计和制造出小芯片组件，他们就可以简单地基于已知良好的片芯进行测试和销售。 strongerHuang 7 新一代IC封装的未来趋势图源 | henkel-adhesives.com 未来的新一代IC封装需要新一代设计和验证解决方案，必须满足五大关键要求：数字原型：建立一个2.5D/3D异构组件的数字孪生虚拟模型，提供包含多个器件和基板的完整系统的全面描述。数字孪生使异构组件的自动验证从基板级设计规则检查（DRC）开始，扩展到布局对原理图（LVS）、布局对布局（LVL）、寄生提取、应力和热分析，最后是测试。多域集成：数字孪生方法还可以实现多域和跨域集成。将更复杂的先进IC封装更快地推向市场需要高度集成的设计和验证——从电子基板设计到机械封装散热装置和PCB安装硬件，包括电气、热、测试、可靠性，当然还有可制造性等相互关联的方面。如果没有系统级的设计和验证方法，工程师可能会遇到代价高昂或更糟的响应。可扩展性和范围：异构封装技术在设计、制造和组装方面更为复杂，这可能限制了除领先半导体公司及其前沿设计之外的所有公司的可用性。幸运的是，设计和供应链生态系统可以在实现此类技术的普及方面发挥强大的作用，使所有设计师和公司都能接触到这些技术，就像硅代工世界使用工艺设计套件（PDK）所做的那样，PDK已变得无处不在。精密制造移交：另一个常见的挑战是在制造前验证签核所需的时间。避免这一瓶颈及其相关影响的行之有效的方法是实施一个综合和持续验证的过程和方法，以便最终验证签核过程得到控制和管理。这意味着提供制造无误差的制造和装配数据，通过代工厂或外包半导体封测（OSAT）的工艺规则（PDK或PADK）。黄金标准签核：对于先进IC封装，黄金标准签核需要一套全面的检查，否则总的组装器件产量将达不到目标，并将超出预计的组装和测试成本。全面的黄金标准签核至少应包括物理验证、连接性检查（也称为LVS）和异构组装级别验证（aka LVL）。这样一个全面的签核检查过程可以突出许多需要重新处理的问题。如果没有发现，这些问题很容易延误项目，增加成本，并导致错过生产计划。最后要说的是，半导体行业从工艺到封装技术的巨变正在发生，先进IC封装技术发展迅速，工程师必须探索新的领域，跟上延续的摩尔定律步伐，开发什么应用，就要选择什么样的先进IC封装。

时间：2021-02-23 关键词：摩尔定律 IC 封装
技术派灵魂人物回归英特尔：背后实际是这样的伪命题

他是Intel首位CTO（首席技术官），也是“八代目”CEO（首席执行官）；他曾亲手设计80386，也曾主导过80486；他曾离开过，也盆满钵溢地归来。早在一个月前，英特尔便宣告技术老兵帕特·基辛格（Pat Gelsinger）即将回归担任新一任CEO，并在2020年Q4财报发布之际宣布了归期。 2021年2月15日，正值新春之际，遥远的西方闪过一道曙光，伴随着正式上任的号角，一场名为数据的战斗即将打响。（帕特·基辛格于2021年2月15日加入英特尔，担任公司CEO。基辛格的职业生涯始自英特尔，并曾于1979至2009年在这里工作。）为什么“八代目”备受瞩目？英特尔足足50年历史，每一次换帅都是震惊半导体的大新闻，但似乎这次动静更猛烈一些。这是因为近年来，行业发展之迅猛远超想象，新的代工形式不断“围剿”老牌IDM厂商。从制程数字上来看，英特尔在前任CEO司睿博（Bob Swan）带领下，似乎进入了停滞甚至落后状态。虽然司睿博也曾是一代大功臣，推动英特尔走向XPU+oneAPI的异构计算大方向布局，也通过几次业务优化更加指明了这条路，具体包括放弃Nervana AI片业务、10亿美元出售手机调制解调业务、NAND闪存业务出售给SK海力士。不过从几次重大调整和策略来看，司睿博仍然遵循的是财务方向，毕竟在升任CEO前一直担任的是CFO的职位。几次的调整目的很明确，就是转型“死磕”数据这一大蛋糕，也多次强调现在英特尔将是围绕数据为中心的一家企业。数据爆发和摩尔定律放缓双生下，这种策略没有任何问题。但恰恰，这又是问题症候所在，向来在技术方向登顶的英特尔，制程数字的落后被众人所诟病。反观帕特·基辛格方面，则属于技术一派，在英特尔拥有长达30年的技术生涯，且“师承”罗比特·诺伊斯、戈登·摩尔、安迪·格鲁夫，是英特尔技术领军的象征性人物之一。（司睿博，来源：英特尔） 7nm是英特尔重要的临界点，就在这样的众望所归的注视下，业界更加寄予希望于这位技术老兵，希望能够带领英特尔继续颠覆制程数字。目前，根据帕特·基辛格的透露，2023英特尔大部分产品将采用英特尔7nm技术，同时也会有部分产品采用外部代工。实际上这是个伪命题？有意思的是，就在近期也有一篇关于英特尔工艺的分析文章出现在SemiWiki，国内著名媒体SemiInsights编译并发布。该文章对比了两家著名代工厂商的对于制程节点的定义，“代工厂节点路线使用的是65nm,40nm, 28nm, 20nm, 16nm/14nm, 10nm, 7nm, 5nm, 3nm；英特尔节点路线则完全延续了摩尔定律使用65nm, 45nm, 32nm, 22nm, 14nm, 10, 7nm, 5nm”。由此可以看出，实际上节点从命名上已经偏离了物理尺寸的规则，部分制程节点名称并不符合摩尔定律本身的定义。笔者也曾介绍过，代工厂的纳米节点命名和英特尔所命名的并不能直接进行比较。事实上，20世纪60年代到90年代末，制程节点指的还是栅极长度，但其实从1997年开始，栅极长度和半节距就不再与过程节点名称匹配，之后的制程节点只是代表着摩尔定律所指的晶体管密度翻倍。很多情况下，即使晶体管密度增加很少，仍然会为自己制程工艺命名新名，但实际上并没有位于摩尔定律曲线的正确位置。台积电营销负责人Godfrey Cheng其实曾经也亲口承认，从0.35微米开始，工艺数字代表的就不再是物理尺度，而7nm/N7只是一种行业标准化的术语而已，此后还会有N5等说法。同时，也表示确实需要寻找一种新的语言来对工艺节点进行描述。文章将各种公司制造工艺转换为“等效节点”（EN），并将代工厂与英特尔制程逐渐节点EN相比较，最终得出预计英特尔7nm节点的EN值为4.1nm，介于代工厂5nm和3nm节点之间；英特尔5nm节点的EN值为2.4nm，介于代工厂3nm和2nm节点之间；按照这样的进程推测，假若英特尔仍继续以密度翻一倍为“信条”，英特尔3nm节点的EN值甚至能够超越代工厂。该文章作者甚至建议表示：“英特尔可将其7nm重命名为4nm，将5nm为2.5nm，以此在命名上追平外界命名。” （资料图，来源：SemiWiki）追求完美的“偏执狂” 且不说工艺上孰强孰弱，实际上，英特尔在技术上的“偏执”远超想象。早在2003年迅驰发布后就有人问过帕特·基辛格对摩尔定律的看法。他认为，摩尔定律适用于各个方面，摩尔定律本身是非常强有力工具，也是一种战略，并且在他看来今后不仅是英特尔一家适用摩尔定律，而是各方面都可以使用摩尔定律。面对英特尔创始人戈登·摩尔所创造的摩尔定律，英特尔也一直谨小慎微将此作为神圣的“信条”，非常“偏执狂”地坚决按照摩尔定律的规定去命名。摩尔也在创造摩尔定律时书写了其在失效后的前路，即异构计算。现在英特尔也“偏执狂”地挖了一个五年的“大坑”，持续发展XPU+oneAPI。这种“偏执”刚好也与帕特·基辛格在技术上钻研的那股劲儿完全吻合。（帕特·基辛格，来源：英特尔） “英特尔以前也经历过领先和落后的周期。曾经英特尔在多核上缓慢时，我曾参与其中，我们成功扭转了颓势，取得了领导地位。伟大的公司可以从困难时期恢复出来，并且会比以往任何时候都更强大、更具实力。现在就是英特尔的机会，我很期待成为其中一员。我在格鲁夫麾下受过训练，我们将用格鲁夫的态度来推动执行”，帕特·基辛格曾这样表示，这也是他所推崇的“创始人精神”。由此也可以看出，在技术上“偏执狂”地追求完美将成为帕特·基辛格上任后的主基调。2004年一位记者在采访帕特·基辛格时注意到他每每谈及技术，都会经常使用“享受”这个词，这也足以证实这位老兵在技术上的执着。这种偏执似乎也感染着周围的人，在这位技术老兵的回归之际，英特尔高级研究员GlennHinton也宣布回归。他是2008年Nehalem架构的功臣之一，该架构对英特尔的CPU体系影响颇深，为随后12年英特尔服务器及x86处理器奠定了基础。西部数据副总裁刘钢也对这位技术派赞誉有加，称帕特·基辛格是其非常敬佩的英特尔高管、从Intel离开的人才中最好的一位。他还恭喜英特尔终于找到适合的CEO，展现核心科技能力而不是财技。相信帕特·基辛格将重新焕发英特尔的文化活力，以吸引并激励全球最优秀的工程师和技术专家——老将回归，人才集结。英特尔未来的发展帕特·基辛格曾经说过，“英特尔拥有的技术，往往是走在应用之前的，现在的情况有了变化, 我们不仅关注技术, 也同时关心市场需求, 譬如通信、虚拟技术、安全管理等方面，我们会在整个技术平台上融入能够满足应用需求的设计理念, 使技术走向市场化。” 现在，司睿博就已经为英特尔铺好了技术走向市场化的路，现在轮到技术再拔高一个档次了。帕特·基辛格规划的未来中，其一，继续之前的超异构计算，以四种主流芯片（CPU、独立GPU、FPGA、加速器）和一体化软件优势占领数据市场，XPU产品全线开花；其二，宣布了2023年大部分产品采用7nm技术的愿景，并继续投资制程技术，投资和研发7nm以外的下一代产品；其三，利用英特尔自身IDM独特优势，大力发展小芯片2.0。除此之外，英特尔在未来1000倍提升的技术上的布局包括集成光电、神经拟态计算、量子计算、保密计算和机器编程上，正应了帕特·基辛格那一句英特尔的技术往往走在应用前的。在“技术偏执狂”的带领下，英特尔的未来更加值得让人关注。【参考文献】 [1] 张帅. 《Intel换帅，技术流回归？》.计算机世界,2021-1-14. [2] Scotten Jones.《IntelNode Names》. semiwiki,2021-2-15. [3] 马方文.《摩尔定律的魔力》[N].中国计算机报,2003-12-22(A18). [4] 宋建峰.《“未来人”帕特·基辛格》[N].电脑报,2004-10-18(A05). 出品 21ic中国电子网付斌

时间：2021-02-20 关键词：英特尔异构计算摩尔定律
详解 SiP 技术体系中的三驾创新马车

摩尔定律虽命名为“定律”，但究其本质更像是一条预言，一条在过去的 50 年间始终引导半导体行业发展的伟大预言。但是，现阶段摩尔定律下工艺的无限制成长终会遭遇一道名为“物理极限”的壁垒，如何绕过壁垒以延续乃至超越摩尔定律成为了现如今业界的重要命题。如果说系统级芯片(System on Chip，英文简称 SoC)技术是摩尔定律不断发展所产生的重要产物，那么系统级封装(System in Package，英文简称 SiP)技术便是实现超越摩尔定律的关键路径。在“后摩尔定律”所提供的关键助力之下，SiP 生态系统正持续创新以缓解因晶体管尺寸日趋物理极限所产生的压力。 (图片来源：TSMC) 随着 5G 通信及机器学习技术应用的快速普及，系统级封装 SiP 技术在短短的时间内便已经成为实现微系统功能多样化、集成异构化、体积及成本最小化的最优方案。 (图片来源：长电科技) 对于 SiP 技术的生态系统，除了业内人士非常熟悉的半导体材料和计算机辅助设计(CAD)软件之外，IC 基板技术及与之关联的供应链同样是 SiP 生态系统的重要一环。上图所示为当前半导体封测行业中常见的基板技术及其趋势。目前从技术发展的趋势来看，双面塑模成型技术、电磁干扰屏蔽技术、激光辅助键合技术可以并称为拉动系统级封装技术发展的“三驾创新马车”。第一驾马车：双面塑模成型技术双面塑模成型技术(Double-Sided Molding Technology)之所以成为系统级封装工程专家的新宠，主要有两个原因： (一)有效减少封装体积以节省空间。 (二)有效缩短多个裸芯(Bare Dies)及被动元件之间的连接线路以降低系统阻抗、提升整体电气性能。更小的封装体积和更强的电气性能为双面塑模成型技术在 SiP 领域的广泛应用前景提供了良好的基础。下图所示为一例由长电科技成功导入规模量产的双面塑模成型 SiP 射频前端模块产品。 (图片来源：长电科技) 长电科技的双面封装 SiP 产品采用了多项先进工艺以确保双面塑模成型技术的成功应用。该产品采用了 C-mold 工艺，实现了芯片底部空间的完整填充，并有效减少了封装后的残留应力，保证了封装的可靠性。同时 Grinding 工艺的应用，使封装厚度有了较大范围的选择，同步实现精准控制产品的厚度公差。为了去除流程中残留的多余塑封料，长电科技还采用了 Laser ablation 工艺，以确保产品拥有更好的可焊性。这项技术看似稀松平常，实则机关暗藏，每一项创新技术的成功落地都要经历许多挑战。双面塑模成型(Double-Sided Molding Technology)技术的落地主要面临着以下三大挑战：(一)塑模成型过程中的翘曲问题。 (二)背面精磨(Back Grinding)过程中的管控风险。 (三)激光灼刻(Laser Ablating)及锡球成型(Solder Ball Making)中的管控风险。面对全新工艺所带来的诸多挑战，长电科技选择直面困难，攻克一系列技术难题，并成功于 2020 年 4 月通过全球行业领先客户的认证，实现了双面封装 SiP 产品的量产。在这项全新突破的工艺中，长电科技严格把控生产流程，采用高度自动化的先进制程，将在双面塑模成型过程可能发生的各类风险隐患进行了有效降低。第二架马车：电磁干扰屏蔽技术(EMI Shielding Technology) 由于系统级封装本身制程中大量使用高密度线路、多种材质的封装材料，同时还要考虑芯片与各类功能器件间的协作，且封装结构较为复杂，因此伴随而来的便会有电路元件间产生的电磁干扰问题。长电科技有效的通过创新解决了这一问题，并拥有一系列导入量产的高效电磁干扰屏蔽技术方案。下图所示为一例由长电科技成功导入规模量产的高效电磁干扰屏蔽 SiP 射频前端模块产品。 (图片来源：长电科技) 在电磁干扰屏蔽材料(EMI Shielding Materials)方面，一场技术创新的盛宴正在全球上演。无论是传统材料巨头，还是新晋 EMI 屏蔽材料先锋，都争相推出质量更可靠、效果更全面、价格更实惠的全新产品及流程方案。对于绝大多数倒装型(Flip Chip)系统级封装产品来说，单芯(Per Die)的平均功率范围一般在 1W 到 15W 之间，因此在地散热能力(Local Thermal Conductivity)是检验 SiP 系统整体性能的关键一环。目前可用来提升散热性能的技术方案有以下几种：芯片背面外露技术、高导热塑封材料技术、芯片背面金属板装技术(例如 Heat Sink)、基板金属内层加厚技术以及芯片背面金属化技术(Backside Metallization Technology)。长电科技的工程验证结果表明，与其他方案相比，芯片背面金属化技术更适用于加强低、中功率范围的倒装型结构的导热性，同等成本条件下，散热效果的裕值可达到 25%，可谓立竿见影。而电磁干扰屏蔽材料的背面金属化技术同样可以用于芯片背面金属化。如下图所示，长电科技已获得该技术方案的数项发明专利。 (图片来源：长电科技) 从材料到工艺，从技术到方案，长电科技对于创新的不断追求促成了其在电磁干扰屏蔽技术领域强大的技术实力与全面的产品覆盖。系统级封装(SiP)技术作为目前火热的封装技术领域，在长电科技强大 EMI 技术的加持之下，能够有效地完成对潜在电磁干扰的屏蔽，满足全球市场需求。第三架马车：激光辅助键和技术(Laser Assisted Bonding Technology，简称：LAB) 键合(Bonding)可以将两个或多个材料(或结构)结合成为一体，是半导体制造过程中不可缺少的重要环节。纵观近年高端系统级封装产品(尤其是手机射频前端模块)的发展趋势，不难发现，芯片/基板键合(Die-to-Substrate Bonding)技术及其制程创新可谓是居功至伟。一路走来，从常青树般的回流焊接(Mass Reflow)技术，到数年前异军突起的热压键合(Thermal Compression Bonding)技术，再到最近才开始发力的激光辅助键合(LAB)技术，先进封测企业与设备方案厂商通力合作，紧跟键合技术潮流，可谓“亦步亦趋，不敢相背”。可以说，越是在先进制程中，我们就越需要超精密的键合技术服务。下图所示为激光辅助键合(LAB)和回流焊接(Mass Reflow)技术之间做的一个简单比较。 (图片来源：长电科技) 从图中我们不难看出，回流焊接 MR 技术容易受到多种限制，包括由于板材变形所引发的 Non-wet bump、桥接与 ELK 层裂纹等引发的封装可靠性问题、模具和基板同时加热时间过长的问题以及老生常谈的 CTE 不匹配、高翘曲、高热机械应力等问题。而借助激光辅助粘合(LAB)技术，我们便可以轻松解决上述限制。LAB 技术借助红外(IR)激光源光束均化器，能够实现高升温速度下的局部加热。从系统级封装(SiP)技术出发，本文介绍了三驾创新马车双面塑模成型技术、电磁干扰屏蔽技术与激光辅助键合技术在 SiP 领域的优势。作为全球知名的集成电路封装测试企业，长电科技在系统级封装(SiP)技术领域也为行业带来了更多创新成果。通过近几年对封装技术的不断探索，长电科技已经成功将芯片背面金属化技术、电磁干扰屏蔽技术、激光辅助键合技术巧妙地整合进了同一套 SiP 制程里，并通过了量产级别的验证，在散热性能、EMI 性能、精密键合性能、制程的稳定性以及整体封装成本等多个指标之间找到并确定了“完美平衡点”。

时间：2021-01-27 关键词： SoC SiP 摩尔定律
蒋尚义公开演讲

前天，蒋尚义出席第二届中国芯创年会，并发表演讲。这一次，蒋尚义主要提出了五个要点： 1、摩尔定律的进展已接近物理极限，目前的生态环境已不适用。 2、封装和电路板技术进展相对落后，渐成系统性能的瓶颈。 3、只有极少数需求量极大的产品才能使用最先进的硅工艺。 4、先进工艺一定会走下去，先进封装是为后摩尔时代布局的技术，中芯国际在先进工艺和先进封装方面都会发展。 5、后摩尔时代的发展趋势是研发先进封装和电路板技术，也就是集成芯片，可以使芯片之间连接的紧密度和整体系统性能类似于单一芯片。 END 版权归原作者所有，如有侵权，请联系删除。 ▍ 推荐阅读缺芯少货、华为跌落……2021年智能手机市场或将迎来大变化！突发！中芯国际被移除美国金融市场中国构建全球首个星地量子通信网！免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

时间：2021-01-19 关键词：半导体蒋尚义摩尔定律
电子行业十大定律，最后一个扎心了……

01 摩尔定律英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出摩尔定律：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。戈登·摩尔摩尔定律的核心内容主要有三个：一是集成更多的晶体管，每隔两年单芯片集成的晶体管数目翻一番；二是实现更高的性能，每隔两年性能提高一倍；三是实现更低的价格，单个晶体管的价格每隔两年下降一倍。摩尔定律被称为“半导体行业的传奇定律”，它不仅揭示了信息技术进步的速度，更在接下来的半个世纪中，犹如一只无形大手般推动了整个半导体行业的变革。 02 梅特卡夫定律 1993年，乔治·吉尔德提出梅特卡夫定律：一个网络的价值等于该网络内的节点数的平方，而且该网络的价值与联网的用户数的平方成正比。该定律表明，一个网络的用户数目越多，那么整个网络和该网络内的每台计算机的价值也就越大。用公式再来说明一下：网络设备之间可能连接数网络可能连接数C可以表示为： C = n(n-1)/2 (1) 网络的经济价值V表示为： V=C2 (2) 互联性驱动经济价值，这就能明白万物互联对运营商等企业的价值了。 03 吉尔德定律乔治·吉尔德（数字时代三大思想家之一）提出吉尔德定律（又称胜利者浪费定律）：最为成功的商业运作模式是价格最低的资源将会被尽可能的消耗，以此来保存最昂贵的资源。吉尔德定律被描述为：在未来25年，主干网的带宽每6个月增长一倍，其增长速度是摩尔定律预测的 CPU 增长速度的3倍并预言将来上网会免费。网络速度提升、价格下降，这不就是提速降费的惠民政策吗？摩尔定律、梅特卡夫定律和吉尔德定律的三大趋势，共同推动着通信网络和信息社会飞速发展。 04 库梅定律 2011年，斯坦福大学的教授乔纳森·库梅（Jonathan Koomey）发现了库梅定律：单位运算的电耗量，每一年半就降低一半，从计算机诞生开始，都会持续下去。 21世纪，摩尔定律和库梅定律具有同等重要的地位。库梅定律 vs 摩尔定律库梅指出，从1946年第一台电子计算机ENIAC诞生之日算起，相同的计算量所需能耗一降再降。微软和英特尔曾经联手对ENIAC的峰值功耗进行了计算——每秒运行5000次加法，所需功耗为150千瓦。如今仅仅是ENIAC时期的四万分之一。 ENIAC （占地面积达170平方米，重30吨）物联网的基础是数据，如何采集世界的数据？其中一个解决方案是利用库梅定律，建立遍布于世界的传感器网络，和计算机进行连接，建立自动化获得世界信息的范式，更好地收集世界的数据。我们要建立大思维，正如我们的五官等感官都在收集信息供给我们处理，你的大脑会不断比较，从而建立一个关于世界的图景。 05 尼尔森定律 1998年，嘉卡伯·尼尔森（Jakob Nielsen）提出互联网宽带的尼尔森定律：高端用户带宽将以平均每年50%的增幅增长，每21个月带宽速率将增长一倍。这也是指数化增长的曲线，这也是为什么现在很多大的电信公司，价格一降再降，但是仍然可以从中获得丰厚利润的主要原因。回顾宽带用户的发展情况其增长趋势很好地与该定律吻合。 06 库帕定律马丁·库帕（Martin Lawrence Cooper）提出库伯定律：无线网络容量每30个月增加一倍。库帕大哥大的发明者，被称为移动电话之父。马丁·库帕有人说，“库伯定律”比“摩尔定律”更加经典，更加坚不可摧。从1897 年吉列尔莫·马可尼（ Guglielmo Marconi）用无线电报传递莫尔斯电码，到今天4G通信技术的应用，这个定律都被认为是正确的。而且更酷的是，无线射频传递过程中的信息量，不同于芯片上的晶体管，它不存在物理空间的极限限制，只要架设更多的线路，更多的带宽，搭建更多的终端，信息传输量就会永无止境地向上递增。 07 Edholm带宽定律菲尔·埃德霍尔姆（Phil Edholm）提出Edholm带宽定律：人们对于无线短距离通信的带宽需求基本每隔18个月翻一番；为了满足日益增长的带宽需求，可以采用更先进的调制技术提高频带利用率,或者通过采用多种复用方式来增加信道容量。 Edholm带宽定律在未来，无线网络的传输效率会和有线网络的传输效率逐渐趋同，无线网络和有线网络相互融合，是通信技术发展到一定阶段后必然会有的结果。 08 巴尔特定律巴特尔定律：从一根光纤中导出的数据量，每9个月就会翻一倍，这也意味着在光纤网络中，数据传输成本每9个月的时间就会下降一半。 09 香农定律 1948年，美国工程师克劳德·香农（Claude Elwood Shannon）提出香农定律：如果把网络带宽比喻为车道宽度，那么网速就好比汽车在车道上行驶的速度；汽车在车道上行驶得快或者不快，要受限于车道宽度的大小，车道上正有多少辆汽车在行驶等诸多干扰性因素。香农定律的数学公式克劳德·香农在工程和数学界是一位响当当的人物，在20世纪30-40年代的工作为他赢得了“信息时代之父”（ father of the information age ）的称号。克劳德·香农 10 墨菲定律墨菲定律是一种心理学效应，由爱德华·墨菲（Edward A. Murphy）提出：凡事只要有可能出错，那就一定会出错。墨菲定律自被提出之日起便被广泛应用于各个行业的安全生产管理中，通信行业也不例外。举几个扎心的例子：凡是有可能停电的基站，那就一定会停电；凡是有可能发生断网的日子，那就一定会断网；凡是有可能发生安全事故的工程施工，那就一定会发生事故。 “墨菲定律”是通信行业的铁律，不要有侥幸心理，请保持敬畏之心。 END 来源：U学在线，作者易安版权归原作者所有，如有侵权，请联系删除。 ▍ 推荐阅读资深工程师分享7种常见二极管应用电路解析 34个动控制原理图，老电工看了都说好！学EMC避不开的10大经典问题免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

时间：2020-12-22 关键词：半导体摩尔定律
通信十大定律，最后一个扎心了……

01 摩尔定律英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出摩尔定律：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。戈登·摩尔摩尔定律的核心内容主要有三个：一是集成更多的晶体管，每隔两年单芯片集成的晶体管数目翻一番；二是实现更高的性能，每隔两年性能提高一倍；三是实现更低的价格，单个晶体管的价格每隔两年下降一倍。摩尔定律被称为“半导体行业的传奇定律”，它不仅揭示了信息技术进步的速度，更在接下来的半个世纪中，犹如一只无形大手般推动了整个半导体行业的变革。 02 梅特卡夫定律 1993年，乔治·吉尔德提出梅特卡夫定律：一个网络的价值等于该网络内的节点数的平方，而且该网络的价值与联网的用户数的平方成正比。该定律表明，一个网络的用户数目越多，那么整个网络和该网络内的每台计算机的价值也就越大。用公式再来说明一下：网络设备之间可能连接数网络可能连接数C可以表示为： C = n(n-1)/2 (1) 网络的经济价值V表示为： V=C2 (2) 互联性驱动经济价值，这就能明白万物互联对运营商等企业的价值了。 03 吉尔德定律乔治·吉尔德（数字时代三大思想家之一）提出吉尔德定律（又称胜利者浪费定律）：最为成功的商业运作模式是价格最低的资源将会被尽可能的消耗，以此来保存最昂贵的资源。吉尔德定律被描述为：在未来25年，主干网的带宽每6个月增长一倍，其增长速度是摩尔定律预测的 CPU 增长速度的3倍并预言将来上网会免费。网络速度提升、价格下降，这不就是提速降费的惠民政策吗？摩尔定律、梅特卡夫定律和吉尔德定律的三大趋势，共同推动着通信网络和信息社会飞速发展。 04 库梅定律 2011年，斯坦福大学的教授乔纳森·库梅（Jonathan Koomey）发现了库梅定律：单位运算的电耗量，每一年半就降低一半，从计算机诞生开始，都会持续下去。 21世纪，摩尔定律和库梅定律具有同等重要的地位。库梅定律 vs 摩尔定律库梅指出，从1946年第一台电子计算机ENIAC诞生之日算起，相同的计算量所需能耗一降再降。微软和英特尔曾经联手对ENIAC的峰值功耗进行了计算——每秒运行5000次加法，所需功耗为150千瓦。如今仅仅是ENIAC时期的四万分之一。 ENIAC （占地面积达170平方米，重30吨）物联网的基础是数据，如何采集世界的数据？其中一个解决方案是利用库梅定律，建立遍布于世界的传感器网络，和计算机进行连接，建立自动化获得世界信息的范式，更好地收集世界的数据。我们要建立大思维，正如我们的五官等感官都在收集信息供给我们处理，你的大脑会不断比较，从而建立一个关于世界的图景。 05 尼尔森定律 1998年，嘉卡伯·尼尔森（Jakob Nielsen）提出互联网宽带的尼尔森定律：高端用户带宽将以平均每年50%的增幅增长，每21个月带宽速率将增长一倍。这也是指数化增长的曲线，这也是为什么现在很多大的电信公司，价格一降再降，但是仍然可以从中获得丰厚利润的主要原因。回顾宽带用户的发展情况其增长趋势很好地与该定律吻合。 06 库帕定律马丁·库帕（Martin Lawrence Cooper）提出库伯定律：无线网络容量每30个月增加一倍。库帕大哥大的发明者，被称为移动电话之父。马丁·库帕有人说，“库伯定律”比“摩尔定律”更加经典，更加坚不可摧。从1897 年吉列尔莫·马可尼（ Guglielmo Marconi）用无线电报传递莫尔斯电码，到今天4G通信技术的应用，这个定律都被认为是正确的。而且更酷的是，无线射频传递过程中的信息量，不同于芯片上的晶体管，它不存在物理空间的极限限制，只要架设更多的线路，更多的带宽，搭建更多的终端，信息传输量就会永无止境地向上递增。 07 Edholm带宽定律菲尔·埃德霍尔姆（Phil Edholm）提出Edholm带宽定律：人们对于无线短距离通信的带宽需求基本每隔18个月翻一番；为了满足日益增长的带宽需求，可以采用更先进的调制技术提高频带利用率,或者通过采用多种复用方式来增加信道容量。 Edholm带宽定律在未来，无线网络的传输效率会和有线网络的传输效率逐渐趋同，无线网络和有线网络相互融合，是通信技术发展到一定阶段后必然会有的结果。 08 巴尔特定律巴特尔定律：从一根光纤中导出的数据量，每9个月就会翻一倍，这也意味着在光纤网络中，数据传输成本每9个月的时间就会下降一半。 09 香农定律 1948年，美国工程师克劳德·香农（Claude Elwood Shannon）提出香农定律：如果把网络带宽比喻为车道宽度，那么网速就好比汽车在车道上行驶的速度；汽车在车道上行驶得快或者不快，要受限于车道宽度的大小，车道上正有多少辆汽车在行驶等诸多干扰性因素。香农定律的数学公式克劳德·香农在工程和数学界是一位响当当的人物，在20世纪30-40年代的工作为他赢得了“信息时代之父”（ father of the information age ）的称号。克劳德·香农 10 墨菲定律墨菲定律是一种心理学效应，由爱德华·墨菲（Edward A. Murphy）提出：凡事只要有可能出错，那就一定会出错。墨菲定律自被提出之日起便被广泛应用于各个行业的安全生产管理中，通信行业也不例外。举几个扎心的例子：凡是有可能停电的基站，那就一定会停电；凡是有可能发生断网的日子，那就一定会断网；凡是有可能发生安全事故的工程施工，那就一定会发生事故。 “墨菲定律”是通信行业的铁律，不要有侥幸心理，请保持敬畏之心。版权归原作者所有，如有侵权，请联系删除。免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

时间：2020-12-16 关键词：通信技术摩尔定律
摩尔定律引发的技术革命下，中国半导体产业的机会

出品 21ic中国电子网付斌网站：21ic.com 伴随 5G、AIoT的发展和国际关系的日渐紧张之下，集成电路产业逐渐受到一致关注。 2020 年 10 月 14 日， “第三届全球IC企业家大会暨第十八届中国国际半导体博览会”（IC China 2020 ）于上海开幕，会上各位专家指出了行业的痛点和机会所在。摩尔定律放缓催生新材料新架构摩尔定律是产业一直以来遵循的重要法则，回溯1965年当时提出价格不变情况下，集成电路可容纳的元器件数量每年都会翻番，性能也会提升一倍。十年后，这项定律被修改为两年一翻番。时至今日，多核众核、功耗、密度、频率已逐渐失效，只有晶体管密度还在继续前向发展。中国工程院院士吴汉明认为，在制程节点20nm以后叫做后摩尔时代，2nm和1nm是否还会走下去，这是业界仍未知的领域，未来的挑战非常大。但从另一个角度来看，对于中国集成电路来说，发展速度变慢也是一个机会。摩尔定律在发展过程中曾经主要遭遇了三大瓶颈，其一，受到材料限制，发明了电化学镀铜和机械平面化的双镶嵌结构（dual damascence process）技术；其二，受到设备物理限制，Si栅极和SiO2栅极电介质材料被金属栅极和高K电介质取代；其三，受到光刻限制，193nm以上的制程工艺，应运而生了光刻技术。实际上，正是因为受到这种限制，光刻工艺和刻蚀工艺便成为了后摩尔时代芯片图形发展的两个重要技术。通过公式得知，光刻工艺技术受到NA、k1、λ几个参数影响，在制程节点32nm-45nm下产生了浸没工艺、10nm-16nm下使用多重曝光工艺、5nm-7nm则使用极紫外线（EUV）工艺。但与此同时，EUV光刻也面临着光源、光刻胶和掩膜版三大挑战。掩模的整体产率约94.8%，但EUV掩模仅64.3%左右，EUV淹模比复杂光学掩模还贵三至八倍（40层到50层交替的硅和钼层组成）。除了上述的光刻技术，目前纳米压印、X光光刻、电子束直写作为先进光刻技术正在高速发展之中，但这些技术在3-5内仍然有发展空间，并不会马上成为主流技术。默克中总裁兼高性能材料业务中国区董事总经理Allan Gabor认为，展望未来，伴随摩尔定律的逐渐失效，正在催生新材料和新结构。在此方面，吴汉明也预测，随着工艺节点演进，摩尔定律越来越难以持续，预计将走到2025年。在这些挑战下，新材料、新工艺将是未来成套工艺研发的主旋律。后摩尔时代有着四大发展模式，具体的方式包括：冯 -硅模式，二进制基础的 MOSFET和CMOS (平面) 及泛CMOS (立体栅FinFET、纳米线环栅NWFET、碳纳米管CNTFET等技术) ；类硅模式，现行架构下 NC T FET （负电容）、 TFET （隧穿）、相变 FET、SET （单电子）等电荷变换的非 CMOS技术；类脑模式 3D封装模拟神经元特性，存算一体等计算，并行性、低功耗的特点，人工智能的主要途径；新兴模式，状态变换（信息强相关电态 /自旋取向）、新器件技术（自旋器件 /量子）和新兴架构（量子计算 /神经形态计算）。因而逻辑器件将会拥有三个趋势，其一是结构方面，增加栅控能力，以实现更低的漏电流，降低器件功耗；其二是材料方面，增加沟道的迁移率，以实现更高的导通电流和性能；其三，架构方面，类似平面NAND闪存向三位NAND闪存演进，未来的逻辑器件也会从二维集成技术走向三维堆栈工艺。 “摩尔定律放缓是不争的事实，但据OpenAI预估AI算力约每3.5个月翻倍，算力需求正已10倍年增长增加，甚至在摩尔定律不放缓下都难以满足日益增速的算力需求。”上海燧原科技有限公司创始人兼CEO赵立东如是说。因此，一个小小的摩尔定律所引发的蝴蝶效应，迎接挑战的并非只有光刻、刻蚀技术，其实从工具链、产业链、产学研上来讲都是需要做好抓手，快速升级的领域。全球产业合作具有非凡意义 “集成电路产业是信息技术产业的核心，是支撑经济社会发展的战略性、基础性、先导性产业，目前是新基建的基石，是信息社会的粮食”，工业和信息化部电子信息司副司长杨旭东在开幕致辞中如是说。通过一组数据来看，目前我国集成电路产业发展已驶入快车道，年复合增长率已超过20%。2019年我国集成电路产业规模实现7000多亿元，同比增长15.8%，远胜于全球整体的负增长局面。而在今年上半年新冠疫情的影响下，我国半导体产业依然保持了16%的增长。今年是特殊的一年，疫情的冲击，既是危、也是机。中国半导体行业理事长、中芯国际集成电路制造有限公司董事长周子学表示，半导体作为高度国际化的产业，在新冠疫情向全球蔓延情况下，也不可避免受到一定冲击。从前三季度信息产业运行来看，一方面对终端需求、物流等领域对半导体行业造成了一定负面影响，另一方面，随着线上办公、视频会议、网络授课等需求，以及5G等新兴应用的兴起，也为产业发展带来了新的机遇。事实上，通过数据端来看，根据中国半导体行业协会的统计，上半年中国集成电路产业销售额为3539亿元，同比增长16.1%，上半年中国集成电路进出口同样保持着良好的增长势头，发展体现了极强的韧性。他表示，在全国许多产业处于非常不利的情况下，还能有这样的增长，对国家也是一个重大的贡献。 “半导体行业依靠全球市场和全球供应链而蓬勃发展，我们需要关注开放的贸易与创新，这既是成功的基石，也是消费者继续享受科技福祉的必要前提”，美国半导体行业协会轮值主席、安森美半导体总裁兼CEO Keith D.Jackson强调了全球产业链协作的重要性，他认为没有一个国家能够独立提供整个产业链，中国政府恪守承诺坚定不移地实行开放政策，稳定对外贸易和投资，是令人鼓舞和振奋人心的，这笃定了外资公司的信心。全球市场仍然是国产发展不容小觑的方向，通过中国半导体行业协会常务副理事长、中国电子信息产业发展研究院院长张立展出的一组数据显示，在过去35年中，全球半导体市场增长近20倍，年均增速达9%。预计到2030年，全球半导体市场规模有望增长到万亿美元规模。存量市场上，如手机、服务器等产品中，半导体价值量持续提升；新兴市场上，如5G、人工智能、智能汽车等，成为半导体增长重要驱动力。值得一提的是，全球半导体贸易值为产值的3～4倍，半导体供应链呈现高度全球化的态势。比如硅片生产主要集中在日本、中国台湾，晶圆制造集中在中国台湾、中国大陆、韩国、日本、美国，封装测试主要集中在中国大陆、马来西亚、新加坡，整机组装集中在中国大陆、中国台湾、马来西亚、越南、墨西哥等。2019年中国大陆集成电路进口金额达3055.5亿美元，出口金额达1345亿美元。美国半导体行业协会总裁兼CEO John Neuffer在会上指出，中国是世界上最大的电子消费国，也是美国芯片制造商最大的市场。2019年，中国市场占美国半导体公司收入的36%。如今，中国已经拥有了17%的芯片产量，预计到本世纪末，这一比例将增长到约28%。此外，中国半导体企业创新能力正在不断加强，参与全球半导体产业的程度不断加深，尤其是在晶圆厂和OSAT领域。日本、韩国、中国台湾等地都逐渐成为了全球半导体产业链中重要的一员。“这种全球化和区域专业化推动着半导体行业发展至今，竞争力是推动半导体进步的一个重要原因。历史表明，其他国家在半导体行业的崛起确实带来了新的挑战，但全球产业链的成功表明我们有能力去面对这种竞争。” 中国半导体行业正在开花目前中国半导体行业落后已经成为了不争的事实，但从历史来看，从第一块硅单晶诞生、第一块硅集成电路诞生到年产量100万块的过程当中，我国与美国以及日本的差距并不大；但从年产量1000万块开始，我国产业就与其他国家产生了巨大的差距。究其原因，从数据来看，中国的基础研究的经费投入比例为5%，相对其他国家的12%-24%，比较少。另外，这部分的研发大部分投入都是在试错方面，基础研究比先进国家的差距非常大。因此，吴汉明认为，集成电路产业技术创新上拥有两大壁垒，分别为战略性壁垒和产业型壁垒。战略性壁垒方面，他认为重点三大卡脖子制造环节在工艺、装备/材料、设计IP核/EDA上，在此方面的产业链长，设计的领域宽；而产业型壁垒方面，他认为基础研究薄弱，产业技术储备匮乏。不过好消息是，经过半导体技术的演进和行业的变迁，全球半导体产业正在不断迁移至中国大陆，中国大陆已逐渐成为产业第三次转移的核心。根据芯微原电子（上海）股份有限公司董事长兼总裁戴伟民的介绍，转移的原因主要是由于手机和物联网时代的序幕拉开，而这最终导致产业链从IP厂商和轻设计厂商的浮现。盛美半导体设备股份有限公司董事长王晖认为半导体设备公司的兴起与成长紧紧跟随全球芯片制造中心的迁移，而此迁移的路线依然与全球半导体产业迁移的道路相同，未来10年中国将成为全球半导体芯片制造的重心。通过数据来看，国产芯片本土市场正在逐渐增加，2019年市场规模达到了29.5%。2013-2020年，中国半导体行业的复合增长率达到了15.7%。不仅如此，我国集成电路市场已覆盖芯片、软件、整机、系统、信息服务领域，中国已经逐渐成为全球集成电路企业发展的沃土。 “中国发展离不开世界，世界发展也需要中国。” 我国积极参与X86、ARM、MIPS等全球生态，我国阿里、中兴微、华米等5家企业成为RSIC-V的白金会员，中国积极参与全球各类标准制定和建设…… 从集成电路产教融合发展联盟成立到国务院印发《新时期促进集成电路产业和软件产业高质量发展的若干政策》等多个政策利好的发布，中国的集成电路正在把握住摩尔定律放缓以及5G、物联网爆发的这波机会。近期热度新闻【1】Xilinx回应AMD 300亿收购传闻，异构计算成为“战场”？【2】华为老对手思科被罚！129亿！【3】英特尔、高通、特斯拉、苹果组成“反对联盟”：抗议Nvidia-ARM收购案干货技能好文【1】关于PCB回流，看这一篇就够了！【2】PCB从业者必读：特殊走线画法与技巧！【3】干货！端口设计中的保护电路你和大牛工程师之间到底差了啥？加入技术交流群，与高手面对面添加管理员微信免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

时间：2020-10-16 关键词：半导体 ic 摩尔定律
后摩尔定律时代的新救星?芯原戴伟民详解半导体新技术Chiplet

在摩尔定律的指引下，芯片上集成的晶体管数量不断超越人们的想象，芯片性能也不断升级，同时成本逐年下降。但随着半导体制造工艺的不断升级，从7nm、5nm到3nm等延伸下去，越来越接近物理极限，而工艺提升所带来的成本效益也越来越不明显，仅靠工艺节点提升已无法满足市场需求。如何让芯片继续提升算力同时降低成本?业界需要在其他途径上再想对策。 Chiplet芯粒技术就是一个新的探索。日前，在IC CHINA 2020的开幕式上，芯原股份创始人、董事长兼总裁戴伟民详细解读了Chiplet芯粒这一新技术，剖析了Chiplet时下的新机遇。 Chiplet最早由Marvell创始人周秀文提出，在ISSCC2015上，周秀文率先提出MoChi(Modular Chip，模块化芯片)架构的概念。据戴伟民介绍，MoChi是许多应用的基准架构，包括物联网、智能电视、智能手机、服务器、笔记本电脑、存储设备等。戴伟民认为，先进工艺中只有22nm、12nm和5nm这三个工艺节点是“长命节点”，其他中间节点的“寿命”都比较短。而且，并非每种芯片都需要5nm这样的尖端工艺，因为不是每一家公司都能负担起5nm工艺的成本，于是Chiplet这种将不同工艺节点的die混封的新形态是未来芯片的重要趋势之一。据戴伟民介绍，目前将Chiplet运用做得最好的是AMD。在一块芯片上，CPU用的是7nm工艺，I/0则使用的是14nm工艺，与完全由7nm打造的芯片相比成本大约降低了50%。 “AMD是最会做大芯片的公司，连它都能接受小芯片，这很好的证明了Chiplet的发展前景。”戴伟民表示。戴伟民在演讲中还特别强调，封装和接口对于Chiplet的重要性。台积电的CoWoS技术和英特尔的Foveros 3D立体封装技术都为Chiplet的发展奠定了基础，接口则代表了标准问题，芯片拼接在一起需要有一致的互联协议。所以，戴伟民表示，何时切入Chiplet领域很关键，如果过早切入，则没有标准可以依靠，设计好的成品可能会面临日后的接口不匹配等问题。不过，整体来看，Chiplet给半导体全产业链都带来了新的机会。戴伟民指出，芯片设计环节能够降低大规模芯片设计的门槛;半导体IP授权商能升级为Chiplet供应商，提升IP的价值且有效降低芯片客户的设计成本;芯片制造与封装环节能够增设多芯片模块(Multi-Chip Module，MCM)业务，Chiplet迭代周期远低于ASIC，可提升晶圆厂和封装厂的产线利用率;标准与生态环节，则能够建立起新的可互操作的组件、互连、协议和软件生态系统。例如，作为IP供应商的芯原提出了IP as a Chip(IaaC)的理念，旨在以Chiplet实现特殊功能IP从软到硬的“即插即用” ，解决7nm、5nm及以下工艺中性能与成本的平衡，并降低较大规模芯片的设计时间和风险。据Omdia报告，2018年Chiplet市场规模为6.45亿美元，预计到2024年会达到58亿美元，2035年则超过570亿美元，Chiplet的全球市场规模正在井喷式增长。

时间：2020-10-16 关键词：芯原 chiplet 戴伟民摩尔定律
摩尔定律引发的技术革命下，中国半导体产业的机会

伴随5G、AIoT的发展和国际关系的日渐紧张之下，集成电路产业逐渐受到一致关注。2020年10月14日，“第三届全球IC企业家大会暨第十八届中国国际半导体博览会”（IC China 2020）于上海开幕，会上各位专家指出了行业的痛点和机会所在。 01 摩尔定律放缓催生新材料新架构摩尔定律是产业一直以来遵循的重要法则，回溯1965年当时提出价格不变情况下，集成电路可容纳的元器件数量每年都会翻番，性能也会提升一倍。十年后，这项定律被修改为两年一翻番。时至今日，多核众核、功耗、密度、频率已逐渐失效，只有晶体管密度还在继续前向发展。中国工程院院士吴汉明认为，在制程节点20nm以后叫做后摩尔时代，2nm和1nm是否还会走下去，这是业界仍未知的领域，未来的挑战非常大。但从另一个角度来看，对于中国集成电路来说，发展速度变慢也是一个机会。摩尔定律在发展过程中曾经主要遭遇了三大瓶颈，其一，受到材料限制，发明了电化学镀铜和机械平面化的双镶嵌结构（dual damascence process）技术；其二，受到设备物理限制，Si栅极和SiO2栅极电介质材料被金属栅极和高K电介质取代；其三，受到光刻限制，193nm以上的制程工艺，应运而生了光刻技术。实际上，正是因为受到这种限制，光刻工艺和刻蚀工艺便成为了后摩尔时代芯片图形发展的两个重要技术。通过公式得知，光刻工艺技术受到NA、k1、λ几个参数影响，在制程节点32nm-45nm下产生了浸没工艺、10nm-16nm下使用多重曝光工艺、5nm-7nm则使用极紫外线（EUV）工艺。但与此同时，EUV光刻也面临着光源、光刻胶和掩膜版三大挑战。掩模的整体产率约94.8%，但EUV掩模仅64.3%左右，EUV淹模比复杂光学掩模还贵三至八倍（40层到50层交替的硅和钼层组成）。除了上述的光刻技术，目前纳米压印、X光光刻、电子束直写作为先进光刻技术正在高速发展之中，但这些技术在3-5内仍然有发展空间，并不会马上成为主流技术。默克中总裁兼高性能材料业务中国区董事总经理Allan Gabor认为，展望未来，伴随摩尔定律的逐渐失效，正在催生新材料和新结构。在此方面，吴汉明也预测，随着工艺节点演进，摩尔定律越来越难以持续，预计将走到2025年。在这些挑战下，新材料、新工艺将是未来成套工艺研发的主旋律。后摩尔时代有着四大发展模式，具体的方式包括：冯-硅模式，二进制基础的MOSFET和CMOS (平面) 及泛CMOS (立体栅FinFET、纳米线环栅NWFET、碳纳米管CNTFET等技术) ；类硅模式，现行架构下NCTFET（负电容）、TFET（隧穿）、相变FET、SET（单电子）等电荷变换的非CMOS技术；类脑模式3D封装模拟神经元特性，存算一体等计算，并行性、低功耗的特点，人工智能的主要途径；新兴模式，状态变换（信息强相关电态/自旋取向）、新器件技术（自旋器件/量子）和新兴架构（量子计算/神经形态计算）。因而逻辑器件将会拥有三个趋势，其一是结构方面，增加栅控能力，以实现更低的漏电流，降低器件功耗；其二是材料方面，增加沟道的迁移率，以实现更高的导通电流和性能；其三，架构方面，类似平面NAND闪存向三位NAND闪存演进，未来的逻辑器件也会从二维集成技术走向三维堆栈工艺。 “摩尔定律放缓是不争的事实，但据OpenAI预估AI算力约每3.5个月翻倍，算力需求正已10倍年增长增加，甚至在摩尔定律不放缓下都难以满足日益增速的算力需求。”上海燧原科技有限公司创始人兼CEO赵立东如是说。因此，一个小小的摩尔定律所引发的蝴蝶效应，迎接挑战的并非只有光刻、刻蚀技术，其实从工具链、产业链、产学研上来讲都是需要快速升级的领域。 02 全球产业合作具有非凡意义 “集成电路产业是信息技术产业的核心，是支撑经济社会发展的战略性、基础性、先导性产业，目前是新基建的基石，是信息社会的粮食”，工业和信息化部电子信息司副司长杨旭东在开幕致辞中如是说。通过一组数据来看，目前我国集成电路产业发展已驶入快车道，年复合增长率已超过20%。2019年我国集成电路产业规模实现7000多亿元，同比增长15.8%，远胜于全球整体的负增长局面。而在今年上半年新冠疫情的影响下，我国半导体产业依然保持了16%的增长。今年是特殊的一年，疫情的冲击，既是危、也是机。中国半导体行业理事长、中芯国际集成电路制造有限公司董事长周子学表示，半导体作为高度国际化的产业，在新冠疫情向全球蔓延情况下，也不可避免受到一定冲击。从前三季度信息产业运行来看，一方面对终端需求、物流等领域对半导体行业造成了一定负面影响，另一方面，随着线上办公、视频会议、网络授课等需求，以及5G等新兴应用的兴起，也为产业发展带来了新的机遇。事实上，通过数据端来看，根据中国半导体行业协会的统计，上半年中国集成电路产业销售额为3539亿元，同比增长16.1%，上半年中国集成电路进出口同样保持着良好的增长势头，发展体现了极强的韧性。他表示，在全国许多产业处于非常不利的情况下，还能有这样的增长，对国家也是一个重大的贡献。 “半导体行业依靠全球市场和全球供应链而蓬勃发展，我们需要关注开放的贸易与创新，这既是成功的基石，也是消费者继续享受科技福祉的必要前提”，美国半导体行业协会轮值主席、安森美半导体总裁兼CEO Keith D.Jackson强调了全球产业链协作的重要性，他认为没有一个国家能够独立提供整个产业链，中国政府恪守承诺坚定不移地实行开放政策，稳定对外贸易和投资，是令人鼓舞和振奋人心的，这笃定了外资公司的信心。全球市场仍然是国产发展不容小觑的方向，通过中国半导体行业协会常务副理事长、中国电子信息产业发展研究院院长张立展出的一组数据显示，在过去35年中，全球半导体市场增长近20倍，年均增速达9%。预计到2030年，全球半导体市场规模有望增长到万亿美元规模。存量市场上，如手机、服务器等产品中，半导体价值量持续提升；新兴市场上，如5G、人工智能、智能汽车等，成为半导体增长重要驱动力。值得一提的是，全球半导体贸易值为产值的3～4倍，半导体供应链呈现高度全球化的态势。比如硅片生产主要集中在日本、中国台湾，晶圆制造集中在中国台湾、中国大陆、韩国、日本、美国，封装测试主要集中在中国大陆、马来西亚、新加坡，整机组装集中在中国大陆、中国台湾、马来西亚、越南、墨西哥等。2019年中国大陆集成电路进口金额达3055.5亿美元，出口金额达1345亿美元。美国半导体行业协会总裁兼CEO John Neuffer在会上指出，中国是世界上最大的电子消费国，也是美国芯片制造商最大的市场。2019年，中国市场占美国半导体公司收入的36%。如今，中国已经拥有了17%的芯片产量，预计到本世纪末，这一比例将增长到约28%。此外，中国半导体企业创新能力正在不断加强，参与全球半导体产业的程度不断加深，尤其是在晶圆厂和OSAT领域。日本、韩国、中国台湾等地都逐渐成为了全球半导体产业链中重要的一员。“这种全球化和区域专业化推动着半导体行业发展至今，竞争力是推动半导体进步的一个重要原因。历史表明，其他国家在半导体行业的崛起确实带来了新的挑战，但全球产业链的成功表明我们有能力去面对这种竞争。” 03 中国半导体行业正在开花目前中国半导体行业落后已经成为了不争的事实，但从历史来看，从第一块硅单晶诞生、第一块硅集成电路诞生到年产量100万块的过程当中，我国与美国以及日本的差距并不大；但从年产量1000万块开始，我国产业就与其他国家产生了巨大的差距。究其原因，从数据来看，中国的基础研究的经费投入比例为5%，相对其他国家的12%-24%，比较少。另外，这部分的研发大部分投入都是在试错方面，基础研究比先进国家的差距非常大。因此，吴汉明认为，集成电路产业技术创新上拥有两大壁垒，分别为战略性壁垒和产业型壁垒。战略性壁垒方面，他认为重点三大卡脖子制造环节在工艺、装备/材料、设计IP核/EDA上，在此方面的产业链长，设计的领域宽；而产业型壁垒方面，他认为基础研究薄弱，产业技术储备匮乏。不过好消息是，经过半导体技术的演进和行业的变迁，全球半导体产业正在不断迁移至中国大陆，中国大陆逐渐成为产业第三次转移的核心。根据芯微原电子（上海）股份有限公司董事长兼总裁戴伟民的介绍，转移的原因主要是由于手机和物联网时代的序幕拉开，而这最终导致产业链从IP厂商和轻设计厂商的浮现。盛美半导体设备股份有限公司董事长王晖认为半导体设备公司的兴起与成长紧紧跟随全球芯片制造中心的迁移，而此迁移的路线依然与全球半导体产业迁移的道路相同，未来10年中国将成为全球半导体芯片制造的重心。通过数据来看，国产芯片本土市场正在逐渐增加，2019年市场规模达到了29.5%。2013-2020年，中国半导体行业的复合增长率达到了15.7%。不仅如此，我国集成电路市场已覆盖芯片、软件、整机、系统、信息服务领域，中国已经逐渐成为全球集成电路企业发展的沃土。 “中国发展离不开世界，世界发展也需要中国。” 我国积极参与X86、ARM、MIPS等全球生态，我国阿里、中兴微、华米等5家企业成为RSIC-V的白金会员，中国积极参与全球各类标准制定和建设…… 从集成电路产教融合发展联盟成立到国务院印发《新时期促进集成电路产业和软件产业高质量发展的若干政策》等多个政策利好的发布，中国的集成电路正在把握住摩尔定律放缓以及5G、物联网爆发的这波机会。

时间：2020-10-14 关键词：集成电路摩尔定律
摩尔定律是否到顶？进一步了解GAA芯片技术

苹果9月推出 A14 仿生芯片，接着华为麒麟 9000 系列芯片也将随Mate40 系列手机一起推出，而高通新一代骁龙 875也将在12月初发布，相同的是芯片都将是采用5nm 工艺，同时也意味着半导体工艺 5nm 的时代正在全面到来。半导体的制程工艺，从 10nm 到 7nm 再到现在的 5nm，进化的幅度越来越小，但每进一步，都是整个行业付出巨大研发成本的结果。相信大家平时刷新闻时已经有所了解，芯片的制程工艺越来越小，等于晶体管越做越小，当工艺越来越接近极限时，难度就会呈指数级上升。最好的例子就是芯片巨头英特尔在 14nm 节点长达 5 年的停滞，一度让 “摩尔定律已死”的言论甚嚣尘上。好在另一方面，台积电和三星在制程技术上突飞猛进，从 10nm 到 7nm 再到今年的 5nm，一路顺利推进，并超越了英特尔。尽管后两者在制程名称上有玩 “数字游戏”的成分，但他们对推进半导体制程技术进化、延续摩尔定律所做的贡献有目共睹。这些年来，芯片制程工艺能够不断微缩，性能可以不断增强，都有赖于整个半导体行业以及学术领域的勇敢创新和不懈努力。而当节点进一步微缩，5nm 之后的 3nm、2nm、1nm，新的问题又会出现，甚至原来拯救摩尔定律的 3D FinFET 晶体管都将无法应对极限微观世界的要求。接下来，我们会越来越频繁地听到一个新名词——GAA(环绕式栅极技术晶体管)。什么是 GAA 环绕式栅极技术晶体管? 1、从 3D FinFET 到 GAA，5nm 之后就靠它了作为取代 3D FinFET 晶体管的全新技术，其实 GAA 环绕式栅极技术晶体管和 3D FinFET 有着千丝万缕的联系，因此我们需要从 3D FinFET 晶体管说起。在《台积电 5 纳米吊打英特尔 10 纳米?别纠结了，这只是 “数字游戏”》一文中，其实IT之家已经为大家介绍过 3D FinFET 晶体管，这里再简单回顾一下。其实所谓晶体管，用通俗易懂的话来讲，就是用半导体材料制作的电流开关结构。左边一个源极(半导体)，右边一个漏极(半导体)，中间加个栅极(金属)，让栅极来控制电流从源极到漏极的通断。在过去，栅极和源极、漏极之间接触的地方是一个平面，形状差不多是一个矩形，栅极正是依靠这个接触面来对源极和漏极的电流进行控制。可是，晶体管越做越小，这个接触面的宽度(其实就是栅极的宽度)也越来越窄，当窄到一定程度时(大概是 20nm 左右)，栅极对电流的控制力就会大幅减弱。控制力减弱，就会导致源极的电流穿透栅极，直接和漏极导通，这种情况叫漏电。很显然，漏电不是个好事情，它会导致芯片发热量急剧上升。所以半导体工艺进化之路在 20nm 左右曾一度面临停滞，摩尔定律遭受威胁。怎么办呢?其实只要栅极和源极、漏极之间的接触面积足够大，就能控制住电流。这个接触面的宽度不能增加，那就只能增加长度了。 1999 年华人教授胡正明带领加州大学伯克利分校的研究团队发明了 FinFET 晶体管技术和 UTB-SOI 技术，解决了上面说的问题。其中，FinFET 晶体管技术是我们听过最多的。它的解决思路就是改造晶体管的结构，将源极和漏极做成像鳍片一样直立的样子，然后让栅极三面包围住鳍片，就像下面这样。这样，等于是让栅极的宽度不变，通过巧妙地增加长度，来大大增加接触面积，从提升对电流的控制。换句话说，原来只有一个接触面，现在有三个了，哪怕栅极宽度在进一步缩小，也不怕。由于这种鳍片结构是立体的形态，所以也叫做 3D FinFET。 3D FinFET 技术的出现解决了晶体管工艺缩小引发的漏电的问题，让半导体的制程可以进一步推进。随后，经过十多年的产业化推进，英特尔在 2011 年首先推出了使用 22nm FinFET 工艺的第三代 Core 处理器，这标志着摩尔定律的延续。胡正明教授也被人们称为 FinFET 教父，以及 “拯救摩尔定律的男人”。而 3D FinFET 技术也伴随着半导体产业发展，一路走到今天的 7nm、5nm 时代。但是，随着芯片制程的进一步微缩，到了 5nm 之后的 3nm、2nm 等等，3D FinFET 也将迎来它的极限，鳍片距离太近、漏电重新出现，物理材料的极限都让 3D FinFET 晶体管难以为继。还有随着工艺微缩，假如原来一个 FinFET 晶体管上可以放三个鳍片，现在只能放一个，所以就得把鳍片增高。可是鳍片越来越高，到一定高度后，很难在内部应力作用下保持直立，FinFET 结构就很难形成了。总之就是，5nm 之后，3D FinFET 也不能用了。这时候，就轮到 GAA 环绕式栅极技术晶体管技术登场了。 GAA 全称 Gate-All-Around ，是一种环绕式栅极技术晶体管，也叫做 GAAFET。它的概念的提出也很早，比利时 IMEC Cor Claeys 博士及其研究团队于 1990 年发表文章中提出。其实 GAAFET 相当于 3D FinFET 的改良版，这项技术下的晶体管结构又变了，栅极和漏极不再是鳍片的样子，而是变成了一根根 “小棍子”，垂直穿过栅极，这样，栅极就能实现对源极、漏极的四面包裹。看起来，好像原来源极漏极半导体是鳍片，而现在栅极变成了鳍片。所以 GAAFET 和 3D FinFET 在实现原理和思路上有很多相似的地方。不管怎么说，从三接触面到四接触面，并且还被拆分成好几个四接触面，显然，这次栅极对电流的控制力又进一步提高了。此外，GAA 的这种设计也可以解决原来鳍片间距缩小的问题，并且在很大程度上解决栅极间距缩小后带来问题，例如电容效应等。总之，在 GAAFET 技术的巧妙帮助下，半导体制程工艺的进化之路还将进一步往前走，并将成为 5nm 之后大家经常听到的关键词。 2、三星、英特尔和台积电，同样的态度，不同的进展 GAAFET 技术如此重要，显然目前芯片代工的三巨头英特尔、三星和台积电都在积极备战，准备在 5nm 之后的节点上大干一场。首先要说明的是，前面我们讲到源极到漏极的 “小棍子”，只是举例，实际上也可以是其他形状，例如圆柱状、甚至是板状的等等。就这一点，目前行业里分几种方案：纳米线，就是采用圆柱或者方形的截面; 板片状，顾名思义，就是源极漏极的半导体设计成水平的板块状，通常会堆叠多个穿透栅极; 六角形截面; 纳米环技术，就是穿透栅极的半导体为环形截面。在三巨头中，目前最积极高调的是三星，他们采用的是第二种方案，也就是堆叠的板片状方案。目前三星也是三巨头中唯一一家公布自己在 GAA 上详细技术方案的企业。三星还给自家 GAA 技术取了个独特的名字：Multi-Bridge Channel，简称 MBCFET。三星表示，他们会在 3nm 这一节点上使用 MBCFET 技术。MBCFET 相比纳米线技术拥有更大的栅极接触面积，从而在性能、功耗控制上会更加出色。就板片状的技术方案来说，三星透露其目前设计每个晶体管上堆叠 3 条板片，板片厚度为 5nm，板片之间的距离为 10nm，同时栅极长度为 12nm 等。在具体表现方面，三星还称第一代的 3nm MBCFET 相比 7nm FinFET 会有 35% 的性能提升，功耗会降低 50%，芯片面积则会缩减 45%，电压则可以下降到 0.7V。三星更是信心满满地表示，2020 年底，他们的 MBCFET 就可以开始风险试产，2021 年有望大规模量产，同时 2021 年他们还会推出第一代 MBCFET 的优化版本。值得一提的是，三星在 GAA 上也尝试了其他技术方案，不同方案在性能、功率方面的表现也不同，未来可以根据芯片应用场景的差异来匹配对应的方案。相比三星的激进，台积电这边就相对保守了，目前他们已经表示，3nm 节点上将会继续打磨 FinFET 技术，而不是急于上马 GAAFET。主要原因是台积电切入 GAA 技术的时间相对晚于三星，同时也为产业链平稳过渡考虑。至于什么时候会使用 GAA 技术，官方还没有明确公布。但根据外界的消息，台积电会在 2nm 节点上采用 GAA 技术。台积电已表示，2nm 研发生产将落脚新竹宝山，将规划建设 4 个超大型晶圆厂，投入 8000 名工程师，目前已经交付研发，根据规划，2nm 工艺预计会在 2023 年开始风险试产，2024 年量产。至于英特尔，按照他们的进度，2021 年会推出 7nm 工艺，采用的仍然是目前的 SuperFinFET，而到 2023 年，他们会在 5nm 这个节点上放弃 FinFET 晶体管，转向 GAA 环绕栅极晶体管。这个消息来自产业链，并非英特尔官方公布，但此前英特尔曾表示，将在 5nm 工艺重新夺回领导地位，由此来看，他们在 2023 年的 5nm 节点上推出 GAA 工艺是大概率会发生的。 3、半导体行业还没有到极限就像 FinFET 工艺拯救了芯片产业，在 5nm 之后的时代，GAAFET 也将成为带领半导体行业进一步发展的关键。当然，在这背后，每前进一步，都是行业付出巨大努力的结果。就以 GAA 技术来说，三星透露其自家 3nm GAA 的研发成本比 5nm FinFET 更高，有可能超过 5 亿美元，巨大的研发成本首先就是摆在行业面前的一道坎。同时 GAAFET 的工艺制造难度也是极高的，具体的细节这里就不说了，最难的地方自然是如何让栅极环绕源极和漏极的纳米线，这里面的工艺极其复杂，也只有对 FinFET 技术炉火纯青的半导体巨头才能应对这样的技术挑战。此外，和 GAA 技术配套的 EUV 极紫外光刻技术也需要进一步成熟，解决光刻功率不够以及光子噪音等问题。但好消息时，因为 GAA 相当于传统 FinFET 的 “改良版”，因此生产制造的很多技术细节和步骤是可以共用的，这意味着像三星、台积电和英特尔这些对 FinFET 技术非常熟悉的巨头，在 GAA 技术过渡时可能会比过去更加顺畅，产业化的时间也可能会更短。最后，IT之家想说的是，GAA 技术的推进，的确在很大程度上推进半导体工艺特别是先进制程上的发展。但随着制程技术越来越接近物理极限，想要把芯片继续做薄做小，先进制程也并不是唯一的道路，材料、封装等也都可以称为突破的道路。胡正明教授曾经说过：FinFE 证实了这个产业还有很多可以用我们的智慧来解决的问题，我还真是看不到半导体产业发的极限。只要这个世界仍然对运算有需求，半导体行业的人们就会想出智慧的解决方案来拓宽行业的天花板，用技术让这个世界更加美好。

时间：2020-10-13 关键词：晶体管 gaa 摩尔定律
芯片的未来靠哪些技术？

先进制程与先进封装成为延续摩尔定律的关键技术，2.5D、3D 和Chiplets 等技术在近年来成为半导体产业的热门议题。人工智能、车联网、5G 等应用相继兴起，且皆须使用到高速运算、高速传输、低延迟、低耗能的先进功能芯片;随着运算需求呈倍数成长，究竟要如何延续摩尔定律，成为半导体产业的一大挑战。先进封装是如何在延续摩尔定律上扮演关键角色?而2.5D、3D 和Chiplets 等封装技术又有何特点? 一、芯片微缩愈加困难，异构整合由此而生换言之，半导体先进制程纷纷迈入了7 纳米、5 纳米，接着开始朝3 纳米和2 纳米迈进，电晶体大小也因此不断接近原子的物理体积限制，电子及物理的限制也让先进制程的持续微缩与升级难度越来越高。也因此，半导体产业除了持续发展先进制程之外，也「山不转路转」地开始找寻其他既能让芯片维持小体积，同时又保有高效能的方式;而芯片的布局设计，遂成为延续摩尔定律的新解方，异构整合(Heterogeneous Integration Design Architecture System，HIDAS)概念便应运而生，同时成为IC 芯片的创新动能。所谓的异构整合，广义而言，就是将两种不同的芯片，例如记忆体+逻辑芯片、光电+电子元件等，透过封装、3D 堆叠等技术整合在一起。换句话说，将两种不同制程、不同性质的芯片整合在一起，都可称为是异构整合。因为应用市场更加的多元，每项产品的成本、性能和目标族群都不同，因此所需的异构整合技术也不尽相同，市场分众化趋势逐渐浮现。为此，IC 代工、制造及半导体设备业者纷纷投入异构整合发展，2.5D、3D 封装、Chiplets 等现今热门的封装技术，便是基于异构整合的想法，如雨后春笋般浮现。二、2.5D 封装有效降低芯片生产成本过往要将芯片整合在一起，大多使用系统单封装(System in a Package，SiP)技术，像是PiP(Package in Package)封装、PoP(Package on Package)封装等。然而，随着智能手机、AIoT 等应用，不仅需要更高的性能，还要保持小体积、低功耗，在这样的情况下，必须想办法将更多的芯片堆积起来使体积再缩小，因此，目前封装技术除了原有的SiP 之外，也纷纷朝向立体封装技术发展。立体封装概略来说，意即直接使用硅晶圆制作的「硅中介板」(Silicon interposer)，而不使用以往塑胶制作的「导线载板」，将数个功能不同的芯片，直接封装成一个具更高效能的芯片。换言之，就是朝着芯片叠高的方式，在硅上面不断叠加硅芯片，改善制程成本及物理限制，让摩尔定律得以继续实现。而立体封装较为人熟知的是2.5D 与3D 封装，这边先从2.5D 封装谈起。所谓的2.5D 封装，主要的概念是将处理器、记忆体或是其他的芯片，并列排在硅中介板(Silicon Interposer)上，先经由微凸块(Micro Bump)连结，让硅中介板之内金属线可连接不同芯片的电子讯号;接着再透过硅穿孔(TSV)来连结下方的金属凸块(Solder Bump)，再经由导线载板连结外部金属球，实现芯片、芯片与封装基板之间更紧密的互连。 2.5D和3D封装是热门的立体封装技术。(Source：ANSYS) 目前为人所熟知的2.5D 封装技术，不外乎是台积电的CoWoS。CoWoS 技术概念，简单来说是先将半导体芯片(像是处理器、记忆体等)，一同放在硅中介层上，再透过Chip on Wafer(CoW)的封装制程连接至底层基板上。换言之，也就是先将芯片通过Chip on Wafer(CoW)的封装制程连接至硅晶圆，再把CoW 芯片与基板连接，整合成CoWoS;利用这种封装模式，使得多颗芯片可以封装到一起，透过Si Interposer 互联，达到了封装体积小，功耗低，引脚少的效果。台积电CoWos封装技术概念。(Source：台积电) 除了CoWos 外，扇出型晶圆级封装也可归为2.5D 封装的一种方式。扇出型晶圆级封装技术的原理，是从半导体裸晶的端点上，拉出需要的电路至重分布层(Redistribution Layer)，进而形成封装。因此不需封装载板，不用打线(Wire)、凸块(Bump)，能够降低30% 的生产成本，也让芯片更薄。同时也让芯片面积减少许多，也可取代成本较高的直通硅晶穿孔，达到透过封装技术整合不同元件功能的目标。当然，立体封装技术不只有2.5D，还有3D 封装。那么，两者之间的差别究竟为何，而3D 封装又有半导体业者正在采用? 相较于2.5D 封装，3D 封装的原理是在芯片制作电晶体(CMOS)结构，并且直接使用硅穿孔来连结上下不同芯片的电子讯号，以直接将记忆体或其他芯片垂直堆叠在上面。此项封装最大的技术挑战便是，要在芯片内直接制作硅穿孔困难度极高，不过，由于高效能运算、人工智能等应用兴起，加上TSV 技术愈来愈成熟，可以看到越来越多的CPU、GPU 和记忆体开始采用3D 封装。 3D封装是直接将芯片堆叠起来。(Source：英特尔) 三、台积电、英特尔积极发展3D 封装技术在3D 封装上，英特尔(Intel)和台积电都有各自的技术。英特尔采用的是「Foveros」的3D 封装技术，使用异构堆叠逻辑处理运算，可以把各个逻辑芯片堆栈一起。也就是说，首度把芯片堆叠从传统的被动硅中介层与堆叠记忆体，扩展到高效能逻辑产品，如CPU、绘图与AI 处理器等。以往堆叠仅用于记忆体，现在采用异构堆叠于堆叠以往仅用于记忆体，现在采用异构堆叠，让记忆体及运算芯片能以不同组合堆叠。另外，英特尔还研发3 项全新技术，分别为Co-EMIB、ODI 和MDIO。Co-EMIB 能连接更高的运算性能和能力，并能够让两个或多个Foveros 元件互连，设计人员还能够以非常高的频宽和非常低的功耗连接模拟器、记忆体和其他模组。ODI 技术则为封装中小芯片之间的全方位互连通讯提供了更大的灵活性。顶部芯片可以像EMIB 技术一样与其他小芯片进行通讯，同时还可以像Foveros 技术一样，通过硅通孔(TSV)与下面的底部裸片进行垂直通讯。英特尔Foveros技术概念。(Source：英特尔) 同时，该技术还利用大的垂直通孔直接从封装基板向顶部裸片供电，这种大通孔比传统的硅通孔大得多，其电阻更低，因而可提供更稳定的电力传输;并透过堆叠实现更高频宽和更低延迟。此一方法减少基底芯片中所需的硅通孔数量，为主动元件释放了更多的面积，优化裸片尺寸。而台积电，则是提出「3D 多芯片与系统整合芯片」(SoIC)的整合方案。此项系统整合芯片解决方案将不同尺寸、制程技术，以及材料的已知良好裸晶直接堆叠在一起。台积电提到，相较于传统使用微凸块的3D 积体电路解决方案，此一系统整合芯片的凸块密度与速度高出数倍，同时大幅减少功耗。此外，系统整合芯片是前段制程整合解决方案，在封装之前连结两个或更多的裸晶;因此，系统整合芯片组能够利用该公司的InFO 或CoWoS 的后端先进封装技术来进一步整合其他芯片，打造一个强大的「3D×3D」系统级解决方案。此外，台积电亦推出3DFabric，将快速成长的3DIC 系统整合解决方案统合起来，提供更好的灵活性，透过稳固的芯片互连打造出强大的系统。藉由不同的选项进行前段芯片堆叠与后段封装，3DFabric 协助客户将多个逻辑芯片连结在一起，甚至串联高频宽记忆体(HBM)或异构小芯片，例如类比、输入/输出，以及射频模组。3DFabric 能够结合后段3D 与前段3D 技术的解决方案，并能与电晶体微缩互补，持续提升系统效能与功能性，缩小尺寸外观，并且加快产品上市时程。在介绍完2.5D 和3D 之后，近来还有Chiplets 也是半导体产业热门的先进封装技术之一;最后，就来简单说明Chiplets 的特性和优势。除了2.5D 和3D 封装之外，Chiplets 也是备受关注的技术之一。由于电子终端产品朝向高整合趋势发展，对于高效能芯片需求持续增加，但随着摩尔定律逐渐趋缓，在持续提升产品性能过程中，如果为了整合新功能芯片模组而增大芯片面积，将会面临成本提高和低良率问题。因此，Chiplets 成为半导体产业因摩尔定律面临瓶颈所衍生的技术替代方案。四、Chiplets就像拼图一样，把小芯片组成大芯片 Chiplets 的概念最早源于1970 年代诞生的多芯片模组，其原理大致而言，即是由多个同质、异构等较小的芯片组成大芯片，也就是从原来设计在同一个SoC 中的芯片，被分拆成许多不同的小芯片分开制造再加以封装或组装，故称此分拆之芯片为小芯片Chiplets。由于先进制程成本急速上升，不同于SoC 设计方式，将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今的高效能运算处理器需求;而弹性的设计方式不仅提升灵活性，也能有更好的良率及节省成本优势，并减少芯片设计时程，加速芯片Time to market 时间。使用Chiplets 有三大好处。因为先进制程成本非常高昂，特别是模拟电路、I/O 等愈来愈难以随着制程技术缩小，而Chiplets 是将电路分割成独立的小芯片，并各自强化功能、制程技术及尺寸，最后整合在一起，以克服制程难以微缩的挑战。此外，基于Chiplets 还可以使用现有的成熟芯片降低开发和验证成本。目前已有许多半导体业者采用Chiplets 方式推出高效能产品。像是英特尔的Intel Stratix 10 GX 10M FPGA 便是采用Chiplets 设计，以达到更高的元件密度和容量。该产品是以现有的Intel Stratix 10 FPGA 架构及英特尔先进的嵌入式多芯片互连桥接(EMIB)技术为基础，运用了EMIB 技术融合两个高密度Intel Stratix 10 GX FPGA 核心逻辑芯片以及相应的I /O 单元。至于AMD 第二代EPYC 系列处理器也是如此。有别于第一代将Memory 与I/O 结合成14 纳米CPU 的Chiplet 方式，第二代是把I/O 与Memory 独立成一个芯片，并将7 纳米CPU 切成8 个Chiplets 进行组合。过去的芯片效能都仰赖半导体制程的改进而提升，但随着元件尺寸越来越接近物理极限，芯片微缩难度越来越高，要保持小体积、高效能的芯片设计，半导体产业不仅持续发展先进制程，同时也朝芯片架构着手改进，让芯片从原先的单层，转向多层堆叠。

时间：2020-10-04 关键词：先进制程摩尔定律封装
半导体行业发展需要重视的三大法宝

在2019海峡两岸集成电路产业合作发展论坛上，在谈到科技对社会的影响时，台积电中国区业务发展副总经理陈平说：“每一个时期的重大发明都会改变我们的生活，19世纪的钢铁，20世纪的汽车飞机等等，在推动发展力的同时也让社会蓬勃发展。而着重要说的就是20世纪中期半导体晶体管的发明，这一项发明让社会产生了巨大的变化。基于半导体建立的IT技术，让世界变成一个“村”，人类从此进入互联时代。” 一、发展动力强劲的半导体产业半导体的出现彻底改变了我们的生活，集成电路发展到现在不过60年，最早出现的时候，产品规模全球每年只有几千到几万台;7、80年代开始，电子器件普及，产品规模一年达到数亿台;而到了最近几年，手机等消费电子开始流行，每年产品规模可以达到几十亿。人类的生活在不断发生改变，越来越大的需求在不断推动新技术的产生，移动终端、高速计算平台、IOT以及自动驾驶等等，带来无数商机。半导体产业的发展动力很强，原因无他，源于人类对美好生活的向往，陈平说道。在过去的十年里，智能机、互联网的兴起推动社会产生了巨大变革，因此社会对半导体技术的期待与日俱增。所谓“由俭入奢易，由奢入俭难”，人类已经没有办法去适应落后的设备，如今手机即将进入5G时代，AI也在悄悄改变人类的生活，所有这些最前沿高端的技术，最底层的机制都是芯片。 5G时代，每天都会产生大量的数据，为了处理这些爆炸式增长的数据，芯片需要拥有低功耗，低延时，高计算能力以及高带宽等性能，因此能效比也成了如今制造芯片的关键指标。这些听上去矛盾的性能要怎么实现? 二、三大法宝应对庞大的半导体需求陈平提出了这几点思考： 1.如果想提升技术，必须延续摩尔定律的发展陈平解释道，所谓的摩尔定律就是当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍，这其实是非常激进的理论，但从1987年的3μm，到如今已经开始量产的7nm，大家似乎都不约而同的选择遵守并追赶摩尔定律。 “就台积电来说，7nm量产已经超过一年，5nm已经进入初期量产阶段，明年年底将实现量产， 3nm也已经在来的路上了，值得一说的是，我们的2nm的研发也已开始。我们在不断追赶摩尔定律，它还在继续前进，并没有失效。”陈平说道。而不断改进缩小的工艺到底有什么用?陈平给出了这样一个例子。大家都知道华为目前大部分手机都采用自家芯片，华为mate20是其中比较火的一款手机。这款手机配备的就是华为麒麟980芯片。这款芯片集成了69亿个晶体管，拥有非常强大的性能以及极低的功耗，而这一切都是在7nm的工艺上实现的。工艺的微缩进展得益于全行业的不断创新，摩尔定律走到尽头的言论在1992年就已经有人提起，但这么多年来却一直在延续，唱衰还言之过早，陈平称。对于芯片制造来说，光刻机是非常重要的一部分。光刻机在发展193nm的时候停顿了很多年，最终靠浸润式技术实现了突破。如今所用的7nm技术就是依靠193nm的光刻机去实现的。如今光刻设备公司有了重大突破，euv技术让光刻不在成为微缩的瓶颈，同时新材料也有了突破，这正是陈平有自信说出摩尔定律不会终止的原因。 2.大量引进3D集成概念虽然目前技术在不断进步，但终端产品出现越来越多的要求，需要高速的逻辑芯片以及存储器、射频芯片等等，像以往在一个平面上摊大饼显然就不合适了，这样子意味着芯片高功耗以及大面积等，与所追求的目标完全是相反的。因此，陈平提出，目前的方法是用半导体晶片板代替集成电路板，下面布线，把不同的芯片接在下方，如果把芯片平行放置，这种方法被称之为2.5D系统，如果垂直放置，就被称为3D系统。而台积电目前已量产2.5D系统，3D系统也正在开发，就这个方向来说，发展速度与摩尔定律是平行的。作为例子，陈平提到CoWoS这个技术，它是2.5D系统的代表。原先因为价格昂贵被多家弃用，而随着制程推进到16纳米FinFET，以及异质芯片整合趋势成形，目前已有多家厂商订购，2.5D系统可以提供高速计算，是目前比较通用的技术。陈平还提到另一个趋势-先进封装技术，把不同工艺通过异构集成组合在一起，用完全不同的工艺制造出来的芯片集合在一起，不仅可以保存功能，还能尽可能缩小体积。 3.硬件与软件的协同优化对于产品的生产来说，硬件很重要，软件也不能忽视。陈平说，在早先研发工艺的时候，采用的是机械方法，现在不一样，你需要看最终的设计是否是最优化的方案。因此在工艺开发的时候需要与客户紧密合作，而不能以指标作为最终目的。在系统层面上来说，以前的gpu，cpu等优点是比较通用，可编程。但缺点也很明显，效率比较低，用硬件加速的话，功能都是特定的，灵活性不好。现在的设计将硬件加速器变成高效速率器件，同时带有可编程、可设计功能，这是在系统层面的大方向。就陈平来看，未来soc的结构基本都会硬软件相互配合优化，而台积电也将对系统段的优化非常关注。半导体产业的需求很高，由单一型变成综合的能效型，掌握好三大法宝，是壮大半导体行业的必要手法。

时间：2020-09-28 关键词：半导体台积电摩尔定律
供电系统是否容易让人管理

伴随着电源分配结构的负载数目不断增加，而且负载本身也越趋复杂，因此系统设计工程师必须解决负载电源的管理问题。像现场可编程门阵列及数字信号处理器等复杂负载尤其需要电源供应系统为其核心及输入/输出分别提供不同的供电。根据摩尔定律的预测，核心处理器将会越趋小巧精密，而且通常以1伏或更低的电压操作，但输入/输出则受制于通信接口标准，只能以传统的电压(例如3.3或5.0伏)操作。由于这些子电路通常都被集成电路内置的反向偏压静电释放二极管所分隔，集成电路的供电必须按照特定的次序提供及终止，而且系统必须跟踪供电情况，以免电路出现锁定及损毁。此外，复杂的负载在进行自动测试时经常需要加以“边际电压调节”，甚至要向高能源效益系统提供有关负载状况及其最新功耗量的资料。“操作期间控制”功能便是这样的一种技术。每当核心获得电源供应时，供电电压会顺便跟踪其时脉，以便为核心提供足够的供电，确保核心可以完成正在进行的工作。电源管理能力就是可灵活配置电源供应系统的一种能力，以便系统可以充分利用感测数字如温度、气流或信号完整性，以及自动为传感器这些感测数字提供补偿。如果分立式电源管理系统占用越来越多电路板空间，以致占用面积几乎接近输电系统的面积，我们便必须采用集成式供电系统管理技术。电路板的空间非常宝贵，用于管理供电系统的空间增加，也就表示用于支持信息内容及带宽的空间会受到压缩，因此我们也就不得不采用更高度集成的电源管理系统，以致最后不得不采用一个可支持诊断、内置测试及供电系统配置等功能的通用标准。另一个使我们必须采用集成式电源管理系统的原因是只有这样系统才可进行高功率操作，保持高度的稳定性及确保不会出现故障。总而言之，电源管理技术不仅有用，且日渐受到重视。系统到头来能否真正发挥卓越的性能，很多情况下取决于所采用的电源管理技术，因此懂得电源管理技术真正价值所在的半导体厂商都在构思电源管理结构的最初阶段便征询客户的意见，了解其要求，不会在开发周期的最后阶段才与其客户磋商，因为到了这个阶段，可以改善的空间已不多。电源分配结构技术的最新发展充分显示厂商与客户的密切关系，换言之，双方越早合作，新技术便越能满足客户目前及长远的要求。

时间：2020-09-28 关键词： CPU 电源管理技术摩尔定律
英特尔坚守摩尔定律、靠性能决胜负

摩尔定律 ( Moore’s Law )是由英特尔(Intel)创办人之一戈登摩尔(Gordon Moore)所提出。其内容为：集成电路上可容纳的晶体管数目，每隔24个月便会增加一倍;经常被提及的“18个月”则出自于英特尔的大卫·豪斯，他预测每18个月，芯片性能便会提高一倍。在突破摩尔定律的路上，台积电与三星等半导体企业不停的突破8纳米、6纳米、4纳米等各种制程，英特尔是以摩尔定律限制持续发展先进制程的半导体企业，而这些“花俏”的纳米数字在他看来，“都只是一种商业行为的考量”。一、跟着摩尔定律走，英特尔：“别再玩数字游戏” 根据摩尔定律的规则，半导体要在18-24个月内，让晶体管的集成数量能够增长1倍才算数。而过去《数字时代》也曾专访过工研院电子与光电系统研究所所长吴志毅，他指出过去制程的命名都是依据闸极的长度而定，但自从过了10纳米后，由于面积逐渐缩小、要在新的节点达到比前一代1倍的增长难度提升不少，因此各家企业在命名上就比较不再遵守过去的方式，比较像是通过一种“先喊先赢”的感觉，当然最终还是必须回归到晶体管密度、芯片的性能来查看。谢承儒表示将不同厂商的不同制程技术，单纯用简化后的数字做竞争，并不适当。昨(15)日举行的“英特尔架构日”中，谢承儒让数字来说话。跟自家前一代14纳米的晶体管密度44.67百万颗相比，10纳米的晶体管密度有2.26倍的提升、达到100.78百万颗;而以台积电的7纳米为例，较前一代10纳米晶体管密度有1.6倍的提升，约来到91.2百万颗，这么一来，应该很容易理解为什么外界总用“英特尔的10纳米等同于台积电的7纳米”来比较。此外，谢承儒也分享了用在最新发布的CPU“Tiger lake”的10纳米SuperFin制程，通过增加FinFET(鳍式晶体管)中的“鳍”来强化该制程的性能表现，因此比起10纳米，有20%的性能提升，不过因为在架构中多了“鳍”的设计，因此面积有些微的增加，但英特尔解释，如何抉择取决于客户对于产品的需求，究竟是“面积”抑或是“性能”，例如移动设备可能就会更在意芯片的面积。 intel 10纳米SuperFin制程二、不只靠制程，芯片的表现也要打“团体战” 谢承儒也进一步表示，不同芯片代工厂的不同制程已无法单纯用简化的数字比较，除了是因为业界没有一个共同的命名标准外，将不同制造商的制程技术单纯简化成数字上的竞争并不恰当。同时他也认为，“外界太着聚焦在单一项目的比较了”。在英特尔的眼中，一个能被用来运行的芯片包括了科技六大创新支柱：制程与封装、XPU架构、内存、互联架构、安全性以及软件。谢承儒表示，外界太过于专注在制程的数字却忽略了其他的影响力，例如拥有好的架构设计对芯片在终端设备的性能表现上肯定有帮助，绝非制程这个环节可以“独撑大梁”;又或是当一个芯片里面所需要的技术由外面代工厂制作，英特尔的角色就是用良好的封装技术，让这些不同的芯片可以更顺畅的沟通、达到良好的性能表现。三、外包不是技术差!做最有效的决策才是英特尔考量外界也相当好奇今年7月首席执行官史旺(Bob Swan)的一席“外包说”(Out Sourcing)，谢承儒解释，站在英特尔的角度，未来考量将会是更全面性的，别人若拥有比英特尔更好的技术，也会思考是否委由他人去制造，这部分不单只是成本的考量、也可能包括产品上市(Time to Market)的速度。英特尔台湾分公司发言人郑智成以独立GPU为例，当场上所有独立GPU都是由芯片代工厂制作的时候，没有理由英特尔要刮起袖子自己来，可能他们的技术上没有芯片代工厂成熟、也可能因为产能要留给更重要的产品，所以选择外包就是个能让产品加快上市进程的考量。郑智成说，外包的行为对英特尔来说，是个包括成本、产品上市时间等全盘的考量。另外，未来外包产品将采用先进制程或成熟制程，英特尔都不会设限，只要能协助产品性能和表现达到优化，都会考虑。对于是否会由外面代工厂封装完毕再送回英特尔，郑智成表示，这部分也都没有绝对，可能是由外部厂商完成后交回英特尔、又或是将半成品送回英特尔再封装。可预见的是，未来英特尔将持续往封装技术上钻研，假设当所有人都获得了相同的素材，那么厨师炒菜的功力就成了如何端出一盘美味佳肴的关键，半导体的封装技术正是这个概念，“这部分英特尔也已经在做了”，郑智成说。英特尔制程的良率跟产能是否可以跟得上市场的需求脚步，尤其仍守着50多年前提出、可能面临到瓶颈的摩尔定律，英特尔该如何面对凶猛的竞争对手们?

时间：2020-09-19 关键词：芯片英特尔摩尔定律
后摩尔定律时代的骨干网挑战

　　后摩尔时代的骨干网，面临着巨大的扩容压力，这是运营商面临的第一道坎;骨干网容量扩大后，一旦发生故障，影响会更加广泛，可靠性成为第二道坎;此外，网络不断扩容带来运维的复杂度增加。运营商应该如何迈过这三道坎? 　　流量激增，扩容压力大　　视频等宽带业务的开展，使用户对于互联网带宽的需求持续增长，骨干网容量的压力日益显著。然而，运营商扩容骨干网的投资是一笔不菲的数目。同时，每兆比特的ARPU值不断下降已成为趋势，而一部分互联网应用甚至分流现有电信业务的利润，这让运营商无法有足够的投资动力。　　如何减少骨干网的扩容压力呢?提升节点能力、优化网络架构、对网络进行多层协同规划，或许是可行的措施和选择。　　提升节点能力　　最传统且直接的网络扩容方式，是升级端口速率、提高设备容量。目前40G已经开始商用，随着业务流量的继续增长，100G也逐渐成为业界关注的热点。端口速率的升级必然要求设备容量提升，T比特级的路由器和OTN设备应运而生。然而，上述的扩容方式会导致核心节点容量压力大、成本高。因此，运营商除了提升节点能力之外，还要从网络架构优化的角度，考虑扩大骨干网容量。　　优化网络架构　　传统的层次化网络是一种比较经济的建网模式。网络流量小的时候，路由器可以通过统计复用的方式，实现流量的收敛，并解决全互联带来的扩展性问题。然而随着网络流量的增长，核心路由器面临频繁扩容的压力，从而制约网络的发展。而且在骨干网中，有50%以上的流量是中转流量。该流量经过多次路由器转发，消耗了大量昂贵的路由器端口，层次化的建网模式将不再经济。　　当两个路由器之间的流量接近链路带宽时，再通过中间的路由器收敛是没有意义的，因此可以采用路由器之间直连的方式。当中间的汇聚路由器被取代后，网络的层次就减少了。当骨干网的路由器之间只有一跳的时候，网络就实现了彻底的扁平化。　　打个比方，在层次化网络中，业务流量在路由器上是逐跳转发的，每个报文的转发就像十字路口的车辆按照红绿灯指示调度，流量小的时候有较好的性能。而路由器之间通过光层建立的直连链路，就像是立交桥，没有红绿灯的存在，可以实现大颗粒业务的快速调度，即使流量大，也能保证较好的性能。　　路由器之间直连，简化了网络架构，减少了扩容压力，节省了互联成本，增强了网络的扩展性，并减小了网络时延及抖动，提高了业务质量。　　以中国电信的ChinaNet骨干网为例，将其流量大的接入节点(比如湖南)逐步提升为类核心点的扁平化进程已经显现出明显的经济效益。2010年已完成从9个核心节点到15个节点的扩展，未来将会扩展更多的类核节点，逐渐向扁平化的骨干网演进。　　多层协同规划　　流量的增长要求网络向扁平化演进，如何有步骤高效地演进呢? 　　ChinaNet骨干网的扁平化是基于人的观测和经验。为了提高准确性和效率，业界目前关注通过多层规划的方式实现网络扁平化部署。运营商在网络部署或网络优化时，根据多层规划工具的结果，在路由器之间建立直连链路。　　传统的网络规划是逐层规划，路由器网络和传输网络是分别规划的。由于互通的信息有限，导致全网规划的结果不是最经济的。另外，有些运营商认为，在网络中应尽量减少昂贵的路由器端口的使用。一方面，是由于路由器的成本比较高;另一方面，并不是所有的流量都需要经过核心路由器处理，通过在边缘路由器之间建立直达链路，可以减少核心路由器的端口，从而节省设备成本。　　多层规划就是把路由器网络和传输网络同时进行规划，这样可以在网络中合理地配置资源，小颗粒业务通过核心路由器调度，利用统计复用提升效率，大颗粒业务在光层直接传送，从而提升整网的效率。通过多层规划工具来实现网络扁平化的部署，比基于经验的方式更准确、更高效，并支持网络的逐步演进。同时，多层规划工具能够有效地支撑整网TCO分析，并通过增量规划简化扩容的复杂度。　　以某运营商的骨干网为例。该骨干网由106个节点构成，其中包括20个核心节点，86个汇接节点。假设节点间的波长带宽都是10G，业务矩阵按照每年60%递增速度考虑，随着流量的增加，扁平化建网和层次化建网的成本差越来越大，到第八年时，扁平化建网的成本只有层次化建网的61.62%。通过多层规划工具，原来需要几个月才能完成的规划任务可以在几天内完成。　　由于网络规划有一定的周期，而数据业务具有很强的突发性，因此网络存在动态规划的需求。动态规划需要增加流量检测、多层PCE、Bypass服务器等，存在大量标准化的工作，还比较遥远。而结合流量检测和网管操作的半自动网络扁平化方式，是一种比较可行的选择。　　故障波及范围广，影响客户忠诚度　　40G已经开始商用，40G链路上承载着成千上万的业务，链路故障将影响众多的业务，客户的忠诚度由此大打折扣。如何提升骨干网的可靠性，是运营商面临的又一挑战。　　随着路由器故障恢复和保护技术的不断发展，理论上路由器已能实现当网络发生故障时对业务的保护。但是在实际部署时，由于传输资源受限而难以配置快速保护恢复的路径，并且在传输链路故障时，会引起路由层面的大量告警及路由振荡，对路由器冲击很大。　　ASON通过光层的快速重路由可以解决传送网的多点故障，但是缺少和路由器的配合，可能存在保护不成功或多重保护的情况。若通过GMPLS UNI接口和路由器配合，可以实现多层网络的协同保护，一方面可以加快业务的保护速度，另一方面可以节省过多的保护资源。另外，在进行多层的网络规划时，通过共享风险链路组的约束，可以提高骨干网的可靠性。　　运维难，海量告警故障难排除　　假设一个运营商每天在波分层面的告警有6千多个，而到了路由器层面，告警将成倍递增，变成2万多个。如此海量的告警导致根源告警被淹没，快速及时找到告警根源将变得非常困难。这是因为一个传送层的告警通常会在IP层产生10倍以上的告警，而且IP网和传送网是由不同的部门管理维护，很难知道IP层和传送层之间的承载关系，以及IP层和传送层之间告警的关联关系。通过IP和光层的协同运维，以及一个统一的数据库，可以方便地维护IP和光层的承载关系及告警的关联关系，能够屏蔽掉大量的衍生告警，快速地找到根源告警，将故障定位时间由几个小时缩短到几分钟。　　通过统一网管及GMPLS UNI，又可以实现业务的快速部署，将业务开通的时间由数月缩短到几天，从而更快地响应客户、赢得市场。　　综上所述，在流量以超摩尔定律增长的情况下，不仅需要提升单节点的能力，而且还要从网络架构的角度优化网络;在扁平化架构的趋势下，IP和光多层协同规划工具可以指导扁平化网络的部署，提升网络的效率，降低网络成本;而多层协同的保护和运维则大幅提升网络的可靠性和运维的效率，降低运维成本。因此IP和光在流量、保护、运维方面的协同，是应对后摩尔时代骨干网挑战的最佳选择。

时间：2020-09-09 关键词：骨干网摩尔定律
Google X主管：拯救世界靠硬件

　　如何才能解决水质清洁、交通运输基础设施和可再生能源等复杂的全球性问题？谷歌Google X实验室负责人阿斯特罗•泰勒（Astro Teller）认为：这些现实中的问题需要“现实的解决方案”，光靠算法是行不通的。泰勒是在Solid硬件大会上发表上述观点的，这个大会的主题是联网设备和物联网，参与者包括谷歌、微软、IBM、PayPal等科技巨头，以及大量从事硬件开发与制造的初创企业。　　泰勒指出：因为软件相当便宜，其复制与发行成本又几乎为零，所以科技行业普遍会优先处理算法方面的问题，而对软件的重点关注也意味着“软件不适用的问题依然悬而未决”。　　但是，科技公司认认真真用硬件解决全球性问题的例子并不多见。在泰勒演讲之后上台的人演示了如何利用代码让一个小球、一个RooMBA清洁机器人和一架无人机随着高科技电子音乐整齐划一地翩翩起舞——无人操纵的设备对周围环境做出反应是件具有深远含义的事情，但是这场演示依然给人以技术宅卖弄花哨技巧的感觉，而不大像是真正实用的解决方案。　　微软买下Solid大会的中央展位，展示了通过地板演奏的电钢琴——微软在今年4月的BUILD开发者大会上展示过这东西，它的确很有趣，但是并不能向泰勒所说的那样“解决大问题”。　　然后，有些展位上展出的设备的确更具未来感。机器人并不少见：Boston Dynamics（最近被谷歌收购）展出了形似豹子、能穿越树林的四足机器人“Wildcat”；Tempo AutomaTIon展出了一款可以拾取和放置物体的机器人——它能帮助电子工程师快速更换试验模型的部件。　　被谷歌收购并归入Google X旗下的Makani Power（一家风力发电初创企业）展示了空中风力涡轮机。为了满足成千上万台服务器的巨大用电需求，谷歌一直在寻找新型发电方法，而这种带绳索的“风筝”能到达更高的空中从而获得更加强劲稳定的风能。　　尽管泰勒努力强调以硬件研发为主的Google X实验室和谷歌主营业务的区别，但是他也无法脱离这样一个现实：软件依然是硬件的“大脑”。　　Google X最著名的项目——无人驾驶汽车如果没有基于丰富数据的智能硬件就寸步难行。谷歌的无人驾驶汽车已经累计行驶了超过70万英里，并且似乎已经可以在谷歌总部所在地山景城行驶自如。　　泰勒认为，摩尔定律已经失效了，而高性能计算需要新的指南。在他看来，DNA计算机、量子计算机等技术还远未成熟，但是“硬件和软件之间的抽象层将会消失”。

时间：2020-09-02 关键词： google 智能硬件摩尔定律
中国工程院院士周济：超材料或延续摩尔定律

半导体行业的发展使得传统意义上的摩尔定律受到了不同程度的质疑，甚至有声音说：“摩尔定律要失效了!”因此，如何延续摩尔定律成了当今半导体行业热议的话题。日前，中国工程院院士、清华大学材料学院教授周济在接受《中国电子报》记者专访时表示，超材料有可能从工艺和原理两方面延续摩尔定律，为信息技术的进一步发展提供新的技术路线。两种方式延续摩尔定律一直以来，半导体器件的发展趋势都沿续于摩尔定律的规则：集成电路中可容纳的晶体管数量每经过18~24个月总数增长一倍。然而，随着芯片制程越来越接近工艺极限和物理极限，摩尔定律能否持续生效也开始受到质疑。为了不让摩尔定律“失效”，业界采取了各种不同的方式去延续摩尔定律。目前，业界主流的演进方式大致可分为两类：一是导入EUV，透过高能量、波长短的光源，将电路图案转印到晶圆;二是异质整合，将晶体管垂直堆栈，将两种不同制程、不同性质的芯片透过半导体制程技术整合在一起。而无论是哪种方式，都面临着巨大的挑战。周济认为，将超材料引入到半导体技术，有望在工艺和原理两个方面进一步延续摩尔定律。在工艺方面，通常情况下，为了能够实现更先进的工艺制程，在集成电路制造过程中，光刻机往往用深紫外和极紫外作为光源。那么，能否用普通(可见光)光源实现高精度光刻，从而延续摩尔定律呢?周济在接受《中国电子报》记者采访时说：“答案是肯定的，而这种技术的实现便来自于超材料。”而在原理方面，超材料也可能给出一些全新的原理和技术路线，例如，通过超材料中的模态耦合实现高速低功率的全光信息处理技术。超材料走进集成电路领域何为超材料?它有哪些属性?在集成电路的制造过程中又发挥着怎样的作用?周济给《中国电子报》记者解答了这些问题。他介绍说，超材料是通过设计获得的、具有自然材料所不具备的超常物理性能的人工材料。其材料性质主要来源于人工结构而非构成其结构的材料组分。所以，在人为设计、控制的情况下，它能以全新的方式对物理场进行操控，进而创造出多种不寻常的物理效应。例如，在光学方面，它可实现负折射、相位全相片、超级透镜等效果，甚至实现《哈利波特》中的隐身斗篷的效果。超材料的存在可以把很多看似不可能的事情变为可能。周济以韦塞拉格的思想实验为例向记者介绍道，当某种物质同时具有负的介电常数和负的磁导率时，会产生一系列奇异的性质，如负折射、无像差成像、反常多普勒效应等，打破人们对于光学的传统认知。对于半导体产业而言，超材料的应用可提供一些颠覆性技术。超材料有可能拯救摩尔定律那么超材料能为芯片的生产提供哪些新的、超常态的技术呢?周济介绍，若想从原理上延续摩尔定律，其一，可以利用超材料技术制成超透镜，这可能进一步提升纳米光刻技术水平，从而延续摩尔定律;其二，可以利用超材料思想构造“人造原子”，从而实现一些新颖的、有可调控电子带隙的人造半导体，从而满足更高的技术要求;其三，可以通过超材料实现高性能全光信息技术，从根本上解决电子带隙材料面临的问题。周济表示，利用超透镜技术可打破光学成像中的衍射极限，使得光刻图形的尺寸不再依赖于光刻所使用的波长，从而可以利用可见光波段的激光器实现几个纳米甚至更小尺度的光刻，从而在芯片制程方面能够有进一步的突破，延续摩尔定律。半导体材料在高频下无法应用也是阻碍摩尔定义延续的一大难题，但这也有解决之道。周济介绍，运用人造原子，仅靠电子在人工原子之间的遂穿就可以设计出具有不同带隙结构的半导体，从而获得良好的高频特性。在全光信息技术方面，目前的主要制约瓶颈就是全光信息处理。用光调控光这一传统方法通常采用非线性光学，即通过强光改变材料的光学性质。这样的过程往往需要较长的响应时间和较高的驱动光强度。而利用超材料，可在不改变材料自身性质的前提下只改变超材料的性质，从而实现高速低功率的全光调控。随着摩尔定律的逐步“失效”，学术界及产业界都对超材料领域给予了厚望。周济认为，在不久的将来，超材料将能够为信息产业、特别是芯片产业提供具有颠覆性的技术源头，这一点值得人们的关注和期待。

时间：2020-09-02 关键词：工程院院士摩尔定律
英特尔钟摆战略回归 7nm工艺将捍卫摩尔定律

　　尽管“新经济”一词并不新，但它被写入政府工作报告还是第一次，由此引发国内外的广泛解读。　　从普遍定义来看，“新经济”一般指在经济全球化背景下，由信息技术革命带动的、以高新技术产业为龙头的经济，包括移动互联网、先进制造业、新能源等重要内容。广义上讲，“新经济”可以看作是中国经济内在转型升级的外化表现，是中国经济新常态的一个体现。　　不仅政府工作报告提及新经济，在《第一财经日报》记者接触的许多人大代表和政协委员眼中，将创新驱动作为主要发展指标更是“十三五”规划的重大突破。在这背后，则是中国政府希望将新经济培育成中国发展新引擎的战略考量。　　“互联网方面，大家现在已经在探讨一种可能性——弯道超车。”瑞穗证券（亚洲）首席经济学家、董事总经理沈建光称。“在新经济上，大家的起点相差都不太远，中国会借鉴一些发展经验，但在某些方面也已经在走自己的路。”中信银行（国际）有限公司首席经济师兼研究部总经理廖群对《第一财经日报》表示。　　参考美国通过互联网、信息科技的发展走出上世纪70~80年代的“滞胀”，在上世纪90年代迎来“克林顿繁荣”，几乎主导了全球的产业革命。越来越多的人已经意识到，大力发展新经济，为中国追赶甚至“弯道超车”发达国家提供了可能性。　　新经济将成重要增长引擎　　“当前我国发展正处于这样一个关键时期，必须培育壮大新动能，加快发展新经济。”李克强在政府工作报告中提出，要推动新技术、新产业、新业态加快成长，以体制机制创新促进分享经济发展，建设共享平台，做大高技术产业、现代服务业等新兴产业集群，打造动力强劲的新引擎。　　事实上，“新经济”这三个字并非第一次从总理口中说出。此前，李克强与经济、农业界政协委员共商国是时，曾8次提到“新经济”。而就在此前的一个月里，他已经至少3次阐释“新经济”的内容和意义。　　在谈到“十三五”时期主要目标和重大举措时，李克强说，经济发展必然会有新旧动能迭代更替的过程，当传统动能由强变弱时，需要新动能异军突起和传统动能转型，形成新的“双引擎”，才能推动经济持续增长、跃上新台阶。　　不仅如此，在2月3日的国务院常务会议上，李克强提到，过去我们的政策主要扶持企业的技术改造和就地扩能，现在要提升政策的“边际效益”，让政策向新动能、新产业、新业态倾斜，大力发展“新经济”。他还指出，“新经济”里面制造业和服务业常常是混在一块的，设计、制造、营销一条龙。　　对新经济引擎作用的判断已经得到了来自数据的支持。诸多数据显示，与创新有关的新经济是过去一年中国增长最快的领域。　　来自Wind资讯的研究数据表明，2015年前三季度净利润增长最快的行业主要为新经济板块，其中突出的分别是非银行金融（78.08%）、传媒（24.69%）、医药生物（18.48%）、休闲服务（17.04%）、通信（13.46%）、计算机（12.26%）和电器设备（7.00%）等。　　另据国家统计局数据，2013~2015年，高技术产业增加值年均增长11.4%，增速高于全部规模以上工业3.4个百分点;主营业务收入和利润总额年均分别增长9.9%和14.4%，增速分别高出全部规模以上工业3.6和10.2个百分点。在创新驱动发展战略下，高技术产业带动作用明显增强。国内外研究机构普遍认为，未来几年，新经济将显著改变中国经济的总体增长构成。如果从更长的时间周期来看，这种发展趋势有望更为明显。　　下一突破点在于“中国智造” 　　目前，新技术、新产业、新业态多点开花，新经济正步入高速发展阶段。对于如何打造新经济，政府工作报告提出，运用信息网络等现代技术，推动生产、管理和营销模式变革，重塑产业链、供应链、价值链，改造提升传统动能，使之焕发新的生机与活力。　　自去年政府工作报告提出“互联网+”以来，这一战略已经深刻影响了中国诸多行业。有人大代表对本报表示，要形成新经济，信息网络不仅仅要与服务业结合，更要和工业结合。“新经济不仅是鼓励大家开开网店，更重要的是改变我们的生产模式，从根本上提高质量和效率。”一名来自浙江代表团的代表对记者表示。　　在“第四次工业革命”在国际学界被热议时，中国制造的竞争力仍是第二次工业革命的特征，即规模化和低成本。在政府首次提出“中国制造2025+互联网”概念后，《第一财经日报》采访的专家普遍认为，产业内容是“互联网+”的重要组成部分，互联网和制造业的结合将使得中国分别处于三次不同产业革命层级的产业都受益。　　廖群告诉本报，在互联网发展的某些方面，中国可能已经超过了美国，比如与消费、零售相结合的阿里巴巴，以及社交应用微信，但在与工业、制造业的结合方面，还需要参考美国、德国的经验。　　2011年，德国提出“工业4.0”战略，及随着未来技术创新和进步推动工业进入智能化阶段。去年10月，德国总理默克尔访问中国期间与中国签署了15份合作文件，确立了德国“工业4.0”与“中国制造2025”的合作。中国电子信息产业发展研究院院长罗文认为，“工业4.0”的核心是通过CPS（虚拟网络-实体物理系统）实现人、设备与产品的实时连通、相互识别和有效交流，从而构建一个高度灵活的个性化和数字化的智能制造模式。在这种模式下，生产由集中向分散转变，规模效应不再是工业生产的关键因素。　　“其他国家的经验对我们有一些启示意义，但不是特别明显，因为在新经济上，大家的起点相差都不太远，中国会借鉴一些发展经验，但在某些方面也已经在走自己的路。”廖群表示，中国在互联网与消费、服务业的结合方面已经做得不错，而制造业的情况更为复杂，但下一步除了服务业继续保持外，在工业、制造业方面需要进一步加速结合。　　被寄予“弯道超车”厚望　　新经济，这个从美国发展出来的概念，在中国经济转型过程中正被赋予新的意义。　　“广义来说，与传统经济不同的就是新经济，现在的使用则有更集中的指向性，是指以信息技术为代表的一些新的经济环节，现在来讲特别是互联网、‘互联网+’或者工业互联网、工业4.0、制造业智能化等，这些都是新经济的核心内容。”廖群对《第一财经日报》表示。　　“将新经济写入政府工作报告，意味着将新经济纳入到供给侧改革的大框架下，再次强调了新经济的重要性。”麦格理中国首席经济学家胡伟俊对《第一财经日报》表示，供给侧改革不仅是要去过剩产能，更重要的是找到新的经济增长点，而把新经济纳入到供给侧改革的大框架下，也意味着其未来的发展会得到更多资源支持。　　通过互联网、信息科技的发展为经济带来新的增长动力，也曾是美国走出上世纪70~80年代经济停滞局面的一个手段。鲁志国、金雪军两位学者曾在论文中称，领先于全球的美国信息产业发展对其总体经济运行产生了广泛而深刻的影响，成为推动美国经济增长的支柱产业。1992~1997年，信息产业对实际经济增长的贡献率平均高达28.2%，而网络经济的快速发展令美国经济结构发生根本变化，极大提高了劳动生产率，1997~1998年的劳动生产率增幅为2.75%，远超80年代的1.4%。　　“现在，中国也处在类似的发展阶段，中国和美国同为大国，有发展新经济的优势。”胡伟俊表示，相比之下，美国商业体系已经很高效，而中国经济中很多部分的效率仍然偏低，发展互联网令效率有很大的提升空间。　　沈建光表示，互联网方面，大家现在已经在探讨一种可能性——弯道超车。不少学者都曾指出，以互联网为代表的新经济可以发挥后发优势，为中国追赶甚至“弯道超车”发达国家提供了可能性。

时间：2020-08-27 关键词：英特尔物联网摩尔定律
任正非：华为2020年销售收入超过1500亿美元

　　5月30日，全国科技创新大会，总书记习近平发表了讲话，李克强主持了会议。任正非在这一天代表华为进行了汇报发言。任正非表示未来二、三十年人类社会将演变成一个智能社会，其深度和广度还想象不到。这个社会不是以一般劳动力为中心的社会，没有文化不能驾驭。　　因此，要争取这个机会大规模培养人才。华为很早以前就将销售收入的10%以上用于研发经费，未来几年，每年的研发经费会逐步提升到100~200亿美元。　　任正非认为华为现在的水平还停留在工程教学、物理算法等工程科学的创新层面，尚未真正进入基础理论研究。华为感到前途茫茫，找不到方向。华为正在本行业逐步攻入无人区、处在无人领航，无既定规则，无人跟随的困境。华为跟着人跑的“机会主义”高速度，会逐步慢下来，创立引导理论的责任已经到来。　　因此，华为要开放地吸取“宇宙”能量，加强对话和合作。不以成败论英雄。对未来的探索本来就没有“失败”这个名词。不完美的英雄，也是英雄。鼓舞人们不断地献身科学，不断地探索。要理解歪瓜裂枣，允许黑天鹅在咖啡杯中飞起来。华为胸有成竹在2020年销售收入超过1500亿美元。　　以下为任正非在全国科技创新大会上的发言：　　从科技的角度来看，未来二、三十年人类社会将演变成一个智能社会，其深度和广度我们还想象不到。越是前途不确定，越需要创造，这也给千百万家企业公司提供了千载难逢的机会，我们公司如何去努力前进，面对困难重重，机会危险也重重、不进则退。如果不能扛起重大的社会责任，坚持创新，迟早会被颠覆。　　一、大机会时代，一定要有战略耐性　　人类社会的发展，都是走在基础科学进步的大道上的。而且基础科学的发展，是要耐得住寂寞的，板凳不仅仅要坐十年冷，有些人、一生寂寞。华为有八万多研发人员，每年研发经费中，约20~30%用于研究和创新，70%用于产品开发。很早以前我们就将销售收入的10%以上用于研发经费，未来几年，每年的研发经费会逐步提升到100~200亿美元。　　华为这些年逐步将能力中心建立到战略资源的聚集地区去。现在华为在世界建立了26个能力中心，逐年在增多，聚集了一批世界级的优秀科学家，他们全流程地引导着公司。　　这些能力中心自身也在不断地发展中。　　华为现在的水平尚停留在工程教学、物理算法等工程科学的创新层面，尚未真正进入基础理论研究。随着逐步逼近香农定理、摩尔定律的极限，而对大流量、低时延的理论还未创造出来，华为已感到前途茫茫、找不到方向。华为已前进在迷航中。重大创新是无人区的生存法则，没有理论突破，没有技术突破，没有大量的技术积累，是不可能产生爆发性创新的。　　华为正在本行业逐步攻入无人区、处在无人领航，无既定规则，无人跟随的困境。华为跟着人跑的“机会主义”高速度，会逐步慢下来，创立引导理论的责任已经到来。　　华为过去是一个封闭的人才金字塔结构，我们已炸开金字塔尖，开放地吸取“宇宙”能量、加强与全世界科学家的对话与合作，支持同方向科学家的研究，积极地参加各种国际产业与标准组织，各种学术讨论，多与能人喝喝咖啡，从思想的火花中，感知发展方向。有了巨大势能的积累、释放，才有厚积善发。　　内部对不确定性的研究、验证，正实行多路径、多梯次的进攻，密集弹药，饱和攻击。蓝军也要实体化。并且，不以成败论英雄。从失败中提取成功的因子，总结，肯定，表扬，使探索持续不断。对未来的探索本来就没有“失败”这个名词。不完美的英雄，也是英雄。鼓舞人们不断地献身科学，不断地探索，使“失败”的人才、经验继续留在我们的队伍里，我们会更成熟。我们要理解歪瓜裂枣，允许黑天鹅在我们的咖啡杯中飞起来。创新本来就有可能成功，也有可能失败。我们也要敢于拥抱颠覆。鸡蛋从外向内打破是煎蛋、从里面打破飞出来的是孔雀。现在的时代，科技进步太快，不确定性越来越多，我们也会从沉浸在产品开发的确定性工作中，加大对不确定性研究的投入，追赶时代的脚步。我们鼓励我们几十个能力中心的科学家，数万专家与工程师加强交流，思想碰撞，一杯咖啡吸收别人的火花与能量，把战略技术研讨会变成一个“罗马广场”，一个开放的科技讨论平台，让思想的火花燃成熊熊大火。公司要具有理想，就要具有在局部范围内抛弃利益计算的精神，重大创新是很难规划出来的。固守成规是最容易的选择，但也会失去大的机会。　　我们不仅仅是以内生为主，外引也要更强。我们的俄罗斯数学家，他们更乐意做更长期、挑战很大的项目，与我们勤奋的中国人结合起来；日本科学家的精细、法国数学家的浪漫，意大利科学家的忘我工作，英国、比利时科学家领导世界的能力……会使我们胸有成竹地在2020年销售收入超过1500亿美元。　　二、用最优秀的人去培养更优秀的人　　用什么样的价值观就能塑造什么样的一代青年。蓬生麻中，不扶自直。奋斗，创造价值是一代青年的责任与义务。　　我们处在互联网时代，青年的思想比较开放，活跃，自由，我们要引导和教育，也要允许一部分人快乐地度过平凡一生。　　现在华为奋斗在一线的骨干，都是80后、90后，特别是在非洲、中东疫情、战乱地区，阿富汗，也门，叙利亚……80后、90后是有希望的一代。近期我们在美国招聘优秀中国留学生（财务）、全部都要求去非洲，去艰苦地区，华为的口号是“先学会管理世界，再学会管理公司“。　　我们国家百年振兴中国梦的基础在教育，教育的基础在老师。教育要瞄准未来。未来社会是一个智能社会，不是以一般劳动力为中心的社会，没有文化不能驾驭。若这个时期同时发生资本大规模雇佣“智能机器人”，两极分化会更严重。这时，有可能西方制造业重回低成本，产业将转移回西方，我们将空心化。即使我们实现生产、服务过程智能化，需要的也是高级技师、专家、现代农民……，因此，我们要争夺这个机会，就要大规模地培养人。　　今天的孩子，就是二、三十年后冲锋的博士、硕士、专家、技师、技工、现代农民……，代表社会为人类去做出贡献。因此，发展科技的唯一出路在教育，也只有教育。我们要更多关心农村教师与孩子。让教师成为最光荣的职业，成为优秀青年的向往，用最优秀的人去培养更优秀的人。　　这次能够在大会上发言，对华为也是一次鼓励和鞭策。我们将认真领会习近平总书记、李克强总理重要讲话和这次大会的精神，进一步加强创新，提升核心竞争力，为祖国百年科技振兴而不懈奋斗。

时间：2020-08-26 关键词：华为任正非研发摩尔定律
摩尔定律再迷思：Intel的繁荣还是困境？

本文编译自EEJournal.com，在不更改原意的前提下内容略有调整，原作者Kevin Morris。题记：如果摩尔定律的尽头是一堵墙，第一个撞墙的人，就是跑在最前面的那个。近日，Intel发布了其2020年第二季度的财报。我们很少研究“商业新闻”，但在这篇文章中，我们将会讨论技术、观点和资金之间的关系。我们观察到，Intel于7月23日宣布了其季度业绩，在几天之内，他们的股票从徘徊了几个月的每股60美元左右跌至每股50美元左右，损失超过了15%。这对于一家市值约2000亿美元的公司来说，并不是一笔小数目。这种情况每天都在发生。大公司发布季报，市场就会做出反应，但Intel这次的情况却显然不同。 Intel本季度营收同比增长20%，超过了分析师的预期，并在“以数据为中心”的营收上实现了34%的大幅增长—;—;这是该公司实现长期增长的关键市场机会。为什么这样一份听起来不错的报告，却引发了其股价大幅下跌？ Intel在本季度的财报中提到，其7nm的量产被推迟了6个月。财经新闻对此进行了报道，并做出了以下解释：“芯片上的电路宽度以纳米为单位，即十亿分之一米。电路越小，处理器运行速度越快，效率越高。台积电为Intel的竞争对手AMD制造芯片，正在通过批量生产5nm芯片来赢得在更小工艺节点上的竞争。” 因此，关注此新闻的非技术人员或半技术人员得出的结论大致如下：“Intel现在采用10nm工艺，而台积电采用的是5nm工艺，相比之下，两者之间就相差了两代工艺节点。这也就意味着Intel在制造数据中心处理器方面落后了大约四年。” 当然，这是完全错误的。 Intel还暗示，在此期间，他们可能会让一些产品组使用外部(非Intel)晶圆厂为他们生产芯片。这让Intel正走向衰败的想法变得更加根深蒂固。有人可能(错误地)得出结论：Intel不仅在技术上落后了4年，而且他们还在举旗投降—;—;让台积电或三星等竞争对手为其生产芯片。当然，这也是错误的。 Intel自成立以来，就与摩尔定律密不可分，毕竟戈登·摩尔是这家公司的创始人之一，而且在半导体的整个现代发展史上，Intel在“将更多的元件塞入集成电路”中保持着明显的领先地位。几十年来，Intel作为一家科技公司，在领导芯片制造发展和超越摩尔定律方面做了无数工作。 Intel建立了一个PC处理器的帝国，后来接管并主导了数据中心处理领域。数据中心的主导地位很可能既代表着未来的机遇，也可能代表着Intel的挑战。 Intel的至强处理器系统在数据中心拥有绝对领先的市场份额，因此增长空间很小，甚至没有增长空间，所以需要市场自身的增长来抵消PC市场的长期下滑。他们需要继续捍卫自己的统治地位，来对抗越来越多有能力的竞争对手。就数据中心市场的增长而言，Intel前景看好。随着云服务、人工智能训练和推理的加速，随着数据驱动应用的爆炸式增长，数据中心扩张的驱动力是非常丰富、非常给力的。如果Intel能够保持其统治地位的市场份额，将迎来巨大的增长浪潮。即使他们的市场份额下滑了几个点，但也会在全球数据中心的扩展和升级中迎接未来二十年的发展机遇，从而轻松获得盈利。这种机会已经体现在了Intel的利润中，即“以数据为中心”的业务同比增长了34%。但是，要在目前的数据中心保持市场份额，所涉及的不仅仅是简单地使至强处理器比最新的AMD芯片快几个FLOPS。事实上，拥有一个稍微快一点的处理器，多几个核心，或者稍微高一点的电源效率，已经从数据中心的核心技术问题变成了几乎无关紧要的问题。下一代数据中心将不会受到至强等传统冯·诺依曼处理器的性能驱动。它将基于CPU、GPU、FPGA、AI加速器等各种类型专用芯片的异构架构，来处理更大规模也更为复杂的数据计算。从历史发展来看，Intel从三个维度建立了保障其数据中心领导地位的屏障。第一个是在“市场营销”方面的保障，这一点基本上可以归结为“没有人会因为购买Intel而被解雇。”如果你在运营一个数据中心，而你购买的系统当中有90%都是Intel的数据中心，那么你的职业生涯就真的没有任何大风险。第二种防御是x86指令集架构，几十年来它一直是行业标准，也是大多数软件编译器的默认目标，这使得大多数旧软件都可在x86的环境下持续兼容运行。离开x86范围，比如ARM，你总会遇到一个大问题：你要确认是否所有的软件都能正常工作。第三点则是他们在芯片制造上的领导地位。Intel的芯片通常比竞争对手略胜一筹，仅仅是因为它们采用了更先进的半导体工艺制造。但现在，Intel所建立起来的优势屏障正在被逐渐瓦解。独立于指令集架构的计算的兴起，以及数据中心对异构计算需求的巨大增加，减少了对x86软件环境的依赖。 Intel自身也在通过oneAPI计划拥抱异构架构，为x86防御系统的消亡而做出打算，oneAPI允许软件开发并可将其轻松地定位到各种混合计算架构中。当涉及到指令集时，虚拟机和容器以及其他如今流行的主流技术的普及已基本拉平了竞争环境。而且，由于下一代数据中心的异构性质，跨越多个体系结构和指令集架构的工作负载的复杂重定向是基本要求。在新的数据中心中，x86不再像以前那样代表“锁定”，这种趋势只会在未来继续下去。就制造和工艺技术优势而言，摩尔定律已经走向了终结，任何一家依赖于率先生产一种新的、更密集的工艺的企业，都会逐渐发现这种优势正在减弱。事实上，在最近几代工艺制程中，集成更多晶体管所带来的回报是递减的，工艺技术的巨大进步来自于FinFET晶体管等创新，以及其他和晶体管缩小的技术进步。正如我们在之前的文章中所讨论的，7nm、10nm、5nm等术语都是虚假的。从目前来看，越来越多的收益已经从提升制程转向了更先进的技术，比如封装，而在这一领域，Intel具备无可比拟的技术优势，如嵌入式多晶片互连桥接技术（EMIB）以及Foveros 3D堆叠技术。但是，在半导体技术的竞争中，Intel究竟处于什么样的地位？确切地解释这个问题有点困难。从功耗、性能、面积的角度来看，Intel 10nm节点与台积电7nm节点非常相似。如果Intel 7nm与台积电刚刚投产的5nm相似，那么根据Intel最近宣布的7nm因良品率问题而推迟量产的消息来看，Intel比台积电落后了几个月到一年。当然，台积电在数据中心业务上并不是Intel的直接竞争对手，但他们为AMD生产芯片，后者是Intel在数据中心传统的主要竞争对手。 Intel似乎是未雨绸缪，宣布他们可能依赖于其他晶圆厂—;—;当然，这种外包制造对于Intel来说实际上不是新鲜事，因为台积电一直在生产Intel的FPGA等产品，比如Arria已经使用了好几年。这意味着，即使Intel的芯片工厂遇到了新的和未预料到的问题，他们仍然可以使用AMD所用的相同技术来生产芯片。在数据中心的竞争中，AMD表示，他们预计将在2022年底前推出采用台积电5nm工艺的“Genoa”(热那亚)处理器。Intel则表示，他们的7nm CPU要到“2022年底或2023年初”才能上市。因此，从单纯的工艺节点角度，或者CPU角度来看，他们两者之间的时间表可能会非常接近。与此同时，Intel也正在交付其10nm Xeon处理器，所以这两家公司在未来几年的处理器性能可能接近相同。通过与台积电(或三星)达成CPU生产协议，Intel对冲了他们的风险。未来，无论是台积电还是三星在更先进的节点中取得胜利，Intel都可以选择更具优势的晶圆厂来制造他们的CPU。但是，正如我们在上面指出的，对于数据中心和一般计算来说，先进工艺为处理器带来的性能提升只是整个领域的一个缩影。总而言之，这不再是纳米的问题了。未来在数据中心取胜的服务器将是那些具有支持针对不同工作负载的异构架构服务器，它们将大量内存资源放在本地，并在为这些处于云边端的芯片提供高带宽。在那个世界里，封装技术、芯片架构、GPU、FPGA等加速器、专用的人工智能引擎、先进的内存和存储技术以及整个计算系统的架构将成为驱动性能的主要因素，而这种性能提升将远远超过由先进制程所带来的进步。 Intel清楚地认识到这一点，并采取了更全面的方法来保护其在数据中心的地位，还大量收购了AI和FPGA相关的公司和技术，开发Optane傲腾非易失性存储器，开发了用于嵌入式高密度互连异构芯片的嵌入式多芯片互连桥（EMIB），推出了用于3D芯片堆叠的Foveros技术，以及开展oneAPI计划。Intel这一系列基于非纳米技术的布局，令人印象深刻。未来几年，Intel在数据中心的市场份额还会下降吗？这几乎是可以肯定的。当你在一个有价值且不断增长的市场上占有绝对的市场份额时，你真的别无选择。对竞争对手来说，想办法挤入市场、分一杯羹的动机太强烈了。 Intel的数据中心收入会继续快速增长吗？同样，这几乎也是可以肯定的。即使Intel的市场份额缩水，但整体市场仍将以惊人的速度保持增长，在这个过程当中，最大的增长将会发生在市场份额最大的公司的身上—;—;这很可能就是Intel。其中，最值得关注的是数据中心架构变化所带来的影响。这里有两种对立的力量在起作用。首先，大量新架构的出现为众多新玩家打开了市场的大门，开发各种人工智能加速器的初创公司的数量猛增就可以证明这一点。而且，为了适应这些新的处理器而开放的架构将消除过去几十年的技术“锁定”。数据中心最大的七个客户与其他用户之间的差别，也是一件值得关注的事。对数据中心需求量最大的七个企业是Facebook、Google、微软、亚马逊、百度、阿里巴巴、腾讯。这些公司拥有充足的资金，从经济上来说，它们几乎可以做任何事情来获得数据中心容量、吞吐量或效率方面的优势。他们有能力开发自己定制的芯片和处理器，创建自己的服务器平台，并与前沿创业公司合作以获得新技术。数据中心市场的其他用户则正好相反。他们希望用最标准化、可互换、支持良好的平台来构建数据中心，并希望每五年左右进行一次更新。因此，即使是其中一家初创公司接到了7巨头的订单，这也并不意味着他们将占领更大的数据中心市场份额。在未来的数据中心市场中，任何拥有和控制在分散异构计算架构上运行应用程序的硬件和软件架构的公司，以及可以在标准化的、可互换的、支持良好的平台上进行交付的企业，都将拥有巨大的影响力。至于谁将推动行业标准，谁将拥有关键非摩尔技术的制造，例如在存储器与这些尚未定义的异构计算之间迁移数据所需的高级封装/小芯片生态系统，我们还没有明确的方向，但很明显，Intel正试图在大批用户到来之前占领这一市场，并且他们不会毫无竞争力。这很值得业界去关注。

时间：2020-08-18 关键词：半导体 Intel 数据中心 7nm 至强摩尔定律