数字电路 - 21ic中国电子网

当前位置：首页 > 数字电路

三极管的那些你不知道的功能

什么是三极管，你真的了解吗?三极管是最常见的元器件之一，主要能起到电流放大(模拟电路)和开关作用(数字电路)。那么，我们所说的三极管的特殊功能又是什么?下面我们一起打探个究竟! 三极管的介绍：三极管，全称应为半导体三极管，也称双极型晶体管、晶体三极管，是一种控制电流的半导体器件。其作用是把微弱信号放大成幅度值较大的电信号，也用作无触点开关。三极管是半导体基本元器件之一，具有电流放大作用，是电子电路的核心元件。三极管是在一块半导体基片上制作两个相距很近的PN结，两个PN结把整块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，排列方式有PNP和NPN两种。(图一) 三极管主要用途: 1.放大，(工作时，三极管工作在放大区)用来组成放大电路。 2.电子开关，(工作时，三极管工作在饱和区和截止区)，用来控制电路通断。三极管的特殊用途：半导体三极管除了构成放大器和作开关元件使用外，还能够做成一些可独立使用的两端或三端器件。 1. 扩流把一只小功率可控硅(晶闸管)和一只大功率三极管组合，就可得到一只大功率可控硅，其最大输出电流由大功率三极管的特性决定，见附图1。图2为电容容量扩大电路。利用三极管的电流放大作用，将电容容量扩大若干倍。这种等效电容和一般电容器一样，可浮置工作，适用于在长延时电路中作定时电容。用稳压二极管构成的稳压电路虽具有简单、元件少、制作经济方便的优点，但由于稳压二极管稳定电流一般只有数十毫安，因而决定了它只能用在负载电流不太大的场合。图3可使原稳压二极管的稳定电流及动态电阻范围得到较大的扩展，稳定性能可得到较大的改善。 2. 代换图4中的两只三极管串联可直接代换调光台灯中的双向触发二极管;图5中的三极管可代用8V左右的稳压管。图6中的三极管可代用30V左右的稳压管。上述应用时，三极管的基极均不使用。 3. 模拟用三极管够成的电路还可以模拟其它元器件。大功率可变电阻价贵难觅，用图7电路可作模拟品，调节510电阻的阻值，即可调节三极管C、E两极之间的阻抗，此阻抗变化即可代替可变电阻使用。图8为用三极管模拟的稳压管。其稳压原理是：当加到A、B两端的输入电压上升时，因三极管的B、E结压降基本不变，故R2两端压降上升，经过R2的电流上升，三极管发射结正偏增强，其导通性也增强，C、E极间呈现的等效电阻减小，压降降低，从而使AB端的输入电压下降。调节R2即可调节此模拟稳压管的稳压值，等效为稳压管。以上就是三极管的你不知道的一些功能，希望能给大家帮助。

时间：2020-05-25 关键词：数字电路模拟电路三极管
模拟电路和数字电路的不同点，你知道吗？

你知道模拟电路和数字电路的不同点吗?在电源电子这个行业，不管搞什么技术，都躲不开两个基本电路，那就是模拟电路和数字电路。今天，我们来详细了解一下这两个电路的基本知识。一、模拟电路与数字电路的定义及特点 ● 模拟电路(电子电路) 模拟信号：处理模拟信号的电子电路。“模拟”二字主要指电压(或电流)对于真实信号成比例的再现。其主要特点是： 1、函数的取值为无限多个; 2、当图像信息和声音信息改变时，信号的波形也改变，即模拟信号待传播的信息包含在它的波形之中(信息变化规律直接反映在模拟信号的幅度、频率和相位的变化上)。 3、初级模拟电路主要解决两个大的方面：①放大、②信号源。 4、模拟信号具有连续性。 ● 数字电路数字信号：用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。其主要特点是： 1、同时具有算术运算和逻辑运算功能。数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等)，因此极其适合于运算、比较、存储、传输、控制、决策等应用。 2、实现简单，系统可靠。以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3、集成度高，功能实现容易。集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。二、模拟电路与数字电路之间的区别模拟电路是处理模拟信号的电路;数字电路是处理数字信号的电路。模拟信号是关于时间的函数，是一个连续变化的量，数字信号则是离散的量。因为所有的电子系统都是要以具体的电子器件，电子线路为载体的，在一个信号处理中，信号的采集，信号的恢复都是模拟信号，只有中间部分信号的处理是数字处理。具体的说模拟电路主要处理模拟信号，不随时间变化，时间域和值域上均连续的信号，如语音信号。而数字信号则相反，是变化的，数字信号的处理包括信号的采样，信号的量化，信号的编码。举个简单的例子：要想从远方传过来一段由小变大的声音，用调幅、模拟信号进行传输(相应的应采用模拟电路)，那么在传输过程中的信号的幅度就会越来越大，因为它是在用电信号的幅度特性来模拟声音的强弱特性。但是如果采用数字信号传输，就要采用一种编码，每一级声音大小对应一种编码，在声音输入端，每采一次样，就将对应的编码传输出去。可见无论把声音分多少级，无论采样频率有多高，对于原始的声音来说，这种方式还是存在损失。不过，这种损失可以通过加高采样频率来弥补，理论上采样频率大于原始信号的频率的两倍就可以完全还原了。数字电路的电平都是符合标准的，模拟电路就没有这样的要求了。三、模拟电路和数字电路之间的联系摸拟电路是为数字电路供给电源而又完成执行机构的执行。在模拟电路和数字电路中，信号的表达方式不同。对模拟信号能够执行的操作，例如放大、滤波、限幅等，都可以对数字信号进行操作。事实上，所有的数字电路从根本上来说都是模拟电路，其基本电学原理，都与模拟电路相同。互补金属氧化物半导体就是由两个模拟的金属氧化物场效应管构成的，其对称、互补的结构，使它恰好能处理高低数字逻辑电平。不过，数字电路的设计目标是用来处理数字信号，如果强行引入任意模拟信号而不进行额外处理，则可能造成量化噪声。在一组离散的时间下表示信号数值的函数称为离散时间信号。因为最常遇到的离散时间信号是模拟信号在时间上以均匀(有时也以非均匀)间隔的采样。而“离散时间”与“数字”也经常用来说明同一信号。离散时间信号的一些理论也适用于数字信号。四、如何实现模拟和数字电路的功能模拟电路和数字电路它们同样是信号变化的载体，模拟电路在电路中对信号的放大和削减是通过元器件的放大特性来实现操作的，而数字电路是对信号的传输是通过开关特性来实现操作的。在模拟电路中，电压、电流、频率，周期的变化是互相制约的，而数字电路中电路中电压、电流、频率、周期的变化是离散的。模拟电路可以在大电流高电压下工作，而数字电路只是在小电压，小电流底功耗下工作，完成或产生稳定的控制信号。五、应用模拟电路几乎覆盖整个电子领域，任何一个电子线路的功能实现都会涉及到模拟电路。数字电路与数字电子技术广泛的应用于电视、雷达、通信、电子计算机、自动控制、航天等科学技术领域。模拟电路的设计通常比数字电路更为困难，对设计人员的水平要求更高。这也是数字电路系统比模拟电路系统更加普及的原因之一。模拟电路通常需要更多的手工运算，其设计过程的自动化程度低于数字电路。以上就是模拟电路和数字电路的不同点，希望能给大家帮助。

时间：2020-05-15 关键词：半导体数字电路模拟电路
射频电路设计实例以及一些经常遇见的问题

射频电路设计很多人都会，那么你知道它的一些注意事项吗?在实际电路设计中，会遇到各种奇怪的问题，这就需要自己通过实践来积攒经验。真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波等，在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。一、RF电路设计的常见问题 1、数字电路模块和模拟电路模块之间的干扰如果模拟电路(射频)和数字电路单独工作，可能各自工作良好。但是，一旦将二者放在同一块电路板上，使用同一个电源一起工作，整个系统很可能就不稳定。这主要是因为数字信号频繁地在地和正电源(>3 V)之间摆动，而且周期特别短，常常是纳秒级的。由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分。在模拟部分，从无线调谐回路传到无线设备接收部分的信号一般小于lμV。因此数字信号与射频信号之间的差别会达到120 dB。显然.如果不能使数字信号与射频信号很好地分离。微弱的射频信号可能遭到破坏,这样一来，无线设备工作性能就会恶化，甚至完全不能工作。 2、供电电源的噪声干扰射频电路对于电源噪声相当敏感,尤其是对毛刺电压和其他高频谐波。微控制器会在每个内部时钟周期内短时间突然吸人大部分电流,这是由于现代微控制器都采用CMOS工艺制造。因此，假设一个微控制器以lMHz的内部时钟频率运行，它将以此频率从电源提取电流。如果不采取合适的电源去耦，必将引起电源线上的电压毛刺。如果这些电压毛刺到达电路RF部分的电源引脚,严重时可能导致工作失效。 3、不合理的地线如果RF电路的地线处理不当，可能产生一些奇怪的现象。对于数字电路设计，即使没有地线层,大多数数字电路功能也表现良好。而在RF频段，即使一根很短的地线也会如电感器一样作用。粗略地计算,每毫米长度的电感量约为l nH,433 MHz时10 toni PCB线路的感抗约27Ω。如果不采用地线层，大多数地线将会较长，电路将无法具有设计的特性。 4、天线对其他模拟电路部分的辐射干扰在PCB电路设计中，板上通常还有其他模拟电路。例如，许多电路上都有模，数转换(ADC)或数/模转换器(DAC)。射频发送器的天线发出的高频信号可能会到达ADC的模拟淙攵恕R蛭魏蔚缏废呗范伎赡苋缣煜咭谎⒊龌蚪邮誖F信号。如果ADC输入端的处理不合理，RF信号可能在ADC输入的ESD二极管内自激。从而引起ADC偏差。二、五大经验总结 1、射频电路布局原则在设计RF布局时,必须优先满足以下几个总原则： (1)尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路; (2)确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜箔面积越大越好; (3)电路和电源去耦同样也极为重要; (4)RF输出通常需要远离RF输入; (5)敏感的模拟信号应该尽可能远离高速数字信号和RF信; 2、物理分区、电气分区设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题;电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。 1)我们讨论物理分区问题：元器件布局是实现一个优秀RF设计的关键，最有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点，并可减少RF能量泄漏到层叠板内其他区域的机会。在物理空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。 2)RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块地：正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么元器件布局通常在手机PCB板设计中占大部分时间的原因。在手机PCB板设计上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把RF能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小。有时不太可能在多个电路块之间保证足够的隔离，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，金属屏蔽罩必须焊在地上，必须与元器件保持一个适当距离，因此需要占用宝贵的PCB板空间。尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好走线层的下面一层PCB是地层。RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。 3)恰当和有效的芯片电源去耦也非常重要：许多集成了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音。一块集成电路或放大器常常带有一个开漏极输出，因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作，因此你可能需要两到三套电容和电感来分别对它们进行去耦处理，电感极少并行靠在一起，因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件的高度，或者成直角排列以将其互感减到最小。 4)电气分区原则大体上与物理分区相同，但还包含一些其它因素：手机的某些部分采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着手机需要运行多种电源，而这给隔离带来了更多的问题。电源通常从连接器引入，并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再经过一组开关或稳压器之后对其进行分配。手机PCB板上大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来各种各样的问题。高功率放大器的接地相当关键，并经常需要为其设计一个金属屏蔽罩。在大多数情况下，同样关键的是确保RF输出远离RF输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上，它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上。如果射频信号线不得不从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先必须在滤波器周围布一圈地，其次滤波器下层区域也要布一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法。此外，整块板上各个地方的接地都要十分小心，否则会在引入一条耦合通道。有时可以选择走单端或平衡RF信号线，有关交叉干扰和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪声和交叉干扰，但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗，实际布线可能会有一些困难。缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部分，并用于驱动不同的电路，特别是本振可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪声转换为微小的频率变化，而这就给RF信号增加了噪声。 5)要保证不增加噪声必须从以下几个方面考虑：首先，控制线的期望频宽范围可能从DC直到2MHz，而通过滤波来去掉这么宽频带的噪声几乎是不可能的;其次，VCO控制线通常是一个控制频率的反馈回路的一部分，它在很多地方都有可能引入噪声。因此必须非常小心处理VCO控制线。要确保RF走线下层的地是实心的，而且所有的元器件都牢固地连到主地上，并与其它可能带来噪声的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相对较高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往布放在RF区域的末端，有时它还需要一个金属屏蔽罩。谐振电路(一个用于发射机，另一个用于接收机)与VCO有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置VCO工作频率和将语音或数据调制到RF信号上。所有VCO的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的RF频率下，因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪声，不过由于手机具备处理发射和接收信号强度快速变化的能力。因此要求AGC电路有一个相当宽的带宽，而这使某些关键电路上的AGC放大器很容易引入噪声。设计AGC线路必须遵守良好的模拟电路设计技术，而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离RF、IF或高速数字信号走线。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线，那么最好是在输出端，通常输出端的阻抗要低得多，而且也不容易感应噪声。通常信号电平越高，就越容易把噪声引入到其它电路。在所有PCB设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于RF PCB设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，因此在设计早期阶段，仔细的计划、考虑周全的元器件布局和彻底的布局*估都非常重要，同样应使RF线路远离模拟线路和一些很关键的数字信号，所有的RF走线、焊盘和元件周围应尽可能多填接地铜皮，并尽可能与主地相连。如果RF走线必须穿过信号线，那么尽量在它们之间沿着RF走线布一层与主地相连的地。如果不可能的话，一定要保证它们是十字交叉的，这可将容性耦合减到最小，同时尽可能在每根RF走线周围多布一些地，并把它们连到主地。此外，将并行RF走线之间的距离减到最小可以将感性耦合减到最小。一个实心的整块接地面直接放在表层下第一层时，隔离效果最好，尽管小心一点设计时其它的做法也管用。在PCB板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量，并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。应当避免在PCB各层上生成游离地，因为它们会像一个小天线那样拾取或注入噪音。在大多数情况下，如果你不能把它们连到主地，那么你最好把它们去掉。 3、在手机PCB板设计时，应注意几个方面 1)电源、地线的处理：既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述： (1)、众所周知的是在电源、地线之间加上去耦电容。 (2)、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，通常信号线宽为：0.2～0.3mm，最经细宽度可达0.05～0.07mm，电源线为1.2～2.5 mm。对数字电路的PCB可用宽的地导线组成一个回路，即构成一个地网来使用(模拟电路的地不能这样使用) (3)、用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2)数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路(数字或模拟电路)，而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点。所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处(如插头等)。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 3)信号线布在电(地)层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了。为解决这个矛盾，可以考虑在电(地)层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。 4)大面积导体中连接腿的处理在大面积的接地(电)中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器;②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离(heat shield)俗称热焊盘(Thermal)，这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电(地)层腿的处理相同。 5)布线中网络系统的作用在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1英寸(2.54mm)，所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。 4、高频PCB设计技巧和方法 (1)传输线拐角要采用45°角，以降低回损。 (2)要采用绝缘常数值按层次严格受控的高性能绝缘电路板。这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。 (3)要完善有关高精度蚀刻的PCB设计规范。要考虑规定线宽总误差为+/-0.0007英寸、对布线形状的下切(undercut)和横断面进行管理并指定布线侧壁电镀条件。对布线(导线)几何形状和涂层表面进行总体管理，对解决与微波频率相关的趋肤效应问题及实现这些规范相当重要。 (4)突出引线存在抽头电感，要避免使用有引线的组件。高频环境下，最好使用表面安装组件。 (5)对信号过孔而言，要避免在敏感板上使用过孔加工(pth)工艺，因为该工艺会导致过孔处产生引线电感。 (6)要提供丰富的接地层。要采用模压孔将这些接地层连接起来防止3维电磁场对电路板的影响。 (7)要选择非电解镀镍或浸镀金工艺，不要采用HASL法进行电镀。 (8)阻焊层可防止焊锡膏的流动。但是，由于厚度不确定性和绝缘性能的未知性，整个板表面都覆盖阻焊材料将会导致微带设计中的电磁能量的较大变化。一般采用焊坝(solder dam)来作阻焊层的电磁场。这种情况下，我们管理着微带到同轴电缆之间的转换。在同轴电缆中，地线层是环形交织的，并且间隔均匀。在微带中，接地层在有源线之下。这就引入了某些边缘效应，需在设计时了解、预测并加以考虑。当然，这种不匹配也会导致回损，必须最大程度减小这种不匹配以避免产生噪音和信号干扰。 5、电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。 1)选择合理的导线宽度:由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求;对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。 2)采用正确的布线策略:采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。 3)为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线:尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。 4)为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时，还应注意以下几点： (1)尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度禁止环状走线等。 (2)时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动器应紧挨着连接器。 (3)总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线，驱动器应紧紧挨着连接器。 (4)数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流。 (5)在印制板布置高速、中速和低速逻辑电路时，应按照图1的方式排列器件。 5)抑制反射干扰为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。 6)电路板设计过程中采用差分信号线布线策略布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变。通常情况下，差分线对的布局布线总是尽可能地靠近。以上就是射频电路设计的一些注意事项，希望能给大家帮助。

时间：2020-04-26 关键词：数字电路电磁兼容模拟电路
脉冲电路解析

有些人听说过脉冲电路，那么它的作用是什么呢?脉冲电路是这次的主题，主要介绍什么是脉冲电路，脉冲电路的一些特点以及脉冲电路的读图秘籍，心动不已，赶紧学起来呗。脉冲电路是一种电路，其中的脉冲是指在数字电路中分别以高电平和低电平表示1状态和0状态。脉冲电路的基本知识：脉冲波形多种多样，表征它们特性的参数也不尽相同，这里以矩形脉冲为例，介绍脉冲波形的主要参数。 (1)脉冲幅度Vm--脉冲电压或电流的最大值。脉冲电压幅度的单位为V、mV，脉冲电流幅度的单位为A、mA。 (2)脉冲前沿上升时间tr--脉冲前沿从0.1Vm上升到0.9Vm所需要的时间。单位为ms、μs、ns。 (3)脉冲后沿下降时间tf--脉冲后沿从0.9Vm下降到0.1Vm所需要的时间。单位为：ms、μs、ns。 (4)脉冲宽度tk--从脉冲前沿上升到0.5Vm处开始，到脉冲下降到0.5Vm处为止的一段时间。单位为：s、ms、μs或ns。 (5)脉冲周期T--周期性重复的脉冲序列中，两相邻脉冲重复出现的间隔时间。单位为：s、ms、μs。 (6)脉冲重复频率--脉冲周期的倒数，即f =1/T，表示单位时间内脉冲重复出现的次数，单位为Hz、kHz、MHz。 (7)占空比tk/T--脉冲宽度与脉冲周期的比值，亦称占空系数。在电子电路中，电源、放大、振荡和调制电路被称为模拟电子电路，因为它们加工和处理的是连续变化的模拟信号。电子电路中另一大类电路的数字电子电路，它加工和处理的对象是不连续变化的数字信号。数字电子电路又可分成脉冲电路和数字逻辑电路，它们处理的都是不连续的脉冲信号。脉冲电路是专门用来产生电脉冲和对电脉冲进行放大、变换和整形的电路。家用电器中的定时器、报警器、电子开关、电子钟表、电子玩具以及电子医疗器具等，都要用到脉冲电路。电脉冲有各式各样的形状，有矩形、三角形、锯齿形、钟形、阶梯形和尖顶形的，最具有代表性的是矩形脉冲。要说明一个矩形脉冲的特性可以用脉冲幅度Um、脉冲周期T或频率f、脉冲前沿tr脉冲后沿tf和脉冲宽度“来表示。如果一个脉冲的宽度tK=l/2T，它就是一个方波。脉冲电路的读图要点: ①脉冲电路的特点是工作在开关状态，它的输入输出都是脉冲，因此分析时要抓住关键，把主次电路区分开，先认定主电路的功能，再分析辅助电路的作用。 ②从电路结构上抓关键找异同。它们都由双管反相器构成正反馈电路，这是它们的相同点。但细分析起来它们还是各有特点的：无稳和双稳电路虽然都有对称形式，但无稳电路是用电容耦合，双稳是用电阻直接耦合(有时并联有加速电容，容量一般都很小);而且双稳电路一般都有触发电路(双端或单端触发);单稳电路就很好认，它是不对称的，兼有双稳和单稳的形式。这样一分析，三种电路就很好区别了。 ③脉冲电路中，脉冲的生成、变换和整形都和电容器的充、放电有关，电路的时间常数即R和C的数值对确定电路的性质有极重要的意义，这一点尤为重要。以上就是脉冲电路的一些知识讲解，希望大家在学习过程中不断积累。

时间：2020-03-25 关键词：数字电路调制电路模拟电子电路
模电设计中的一些注意事项

科技的发展推动了模拟电路的不断更新，设计工程师聊到模拟电路，第一反应就是设计部分让人头大。尽管数字电路和模拟电路不断的跟随科技的步伐发展，但是对于设计工程师而言，还是不能逃脱设计模拟电路的出路。下面是网友总结关于模拟电路设计需要注意的事项，希望能对大家有所帮助~ (1)为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。 (2)积分反馈电路通常需要一个小电阻(约560欧)与一个大于10pF的积分电容串联。 (3)在反馈环外不要使用主动电路进行滤波或控制EMC的RF带宽，而只能使用被动元件(最好为RC电路)。仅仅在运放的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率下，积分电路不能控制频率响应。 (4)为了获得一个稳定的线性电路，所有连接必须使用被动滤波器或其他抑制方法(如光电隔离)进行保护。 (5)使用EMC滤波器，并且与IC相关的滤波器都应该和本地的0V参考平面连接。 (6)在外部电缆的连接处应该放置输入输出滤波器;在未屏蔽系统内部的任何导线连接处都需要滤波，因为存在天线效应。另外，在具有数字信号处理或开关模式的变换器的屏蔽系统内部的导线连接处也需要滤波。 (7)模拟IC中的电源和地参考引脚需要高质量的RF去耦，这一点与数字IC一样。但是模拟IC通常需要低频的电源去耦，因为模拟元件的电源噪声抑制比(PSRR)在高于1KHz后增加很少。在每个运放、比较器和数据转换器的模拟电源走线上都应该使用RC或LC滤波。电源滤波器的拐角频率应该对器件的PSRR拐角频率和斜率进行补偿，从而在整个工作频率范围内获得所期望的PSRR。 (8)对于高速模拟信号，根据其连接长度和通信的最高频率，传输线技术是必需的。即使是低频信号，使用传输线技术也可以改善其抗干扰性，但是传输线如果未正确匹配，将会产生天线效应。 (9)避免使用高阻抗的输入或输出，它们对于电场非常敏感。 (10)由于大部分辐射是由共模电压和电流产生的，并且因为大部分环境的电磁干扰都是共模问题产生的，因此在模拟电路中使用平衡的发送和接收(差分模式)技术可以得到很好的 EMC 效果，而且可以减少串扰。平衡电路(差分电路)驱动不会使用0V参考系统作为返回电流回路，因此可以避免大的电流环路，从而减少RF辐射。 (11)比较器必须具有滞后(正反馈)，以防止因为噪声和干扰而产生错误的输出变换，也可以防止在断路点产生振荡。不要使用比所需速度更快的比较器(将dV/dt保持在满足要求的范围内，尽可能低)。 (12)有些模拟IC本身对射频场特别敏感，因此常常需要使用一个安装在PCB上，并且与 PCB 的地平面相连接的小金属屏蔽盒，来对这样的模拟元件进行屏蔽。注意，一定要保证其散热条件。以上就是模拟电路设计中的一些方案，希望更多的来来加以交流。

时间：2020-03-24 关键词：数字电路设计模拟电路
什么是数字电路?新手如何快速学习数字电路基础？

什么是数字电路用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。学习数字电路的重要性随着社会的进步和科学技术的发展，数字系统和数字设备已广泛应用于各个领域，大规模，超大规模集成电路技术的不断完善使得数字电路在现代电子系统的比重越来越大，数字电路建立了根本是信号的数字处理，这门学科现在发展的很快，随之，数字电路的设计理念也日新月异，可以说现在设备之间的竞争很大程度上就是其数字处理能力的抗衡，是数电工程师在推动系统的变迁，他们是系统的核心竞争力量。现在的超大规模集成芯片已经向系统级芯片的方向发展，FPGA(Field Programmable Gate Array即现场可编程门阵列，它是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点) 已经可以达到ASIC(ApplicaTIon Specific Intergrated Circuits即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路) 的水平(如XILINX的V2 pro)，所以工程师们有了更大发挥空间。说句半玩笑的话，一旦实现软件无线电，模电的工程师就可以下岗了。因而电子信息技术、计算机技术以及相关技术领域的工程师和技术人员必须掌握数字系统的基础知识。挑战和机遇并存，作为当代大学生和有志青年，储备知识、培养能力是当务之急，因此学好数字电子技术是非常必要的。数字电路的特点 1、同时具有算术运算和逻辑运算功能数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等)，因此极其适合于运算、比较、存储、传输、控制、决策等应用。 2、实现简单，系统可靠以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3、集成度高，功能实现容易集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。数字电路的优点 1、稳定性好数字电路不像模拟电路那样易受噪声的干扰。 2、可靠性高数字电路中只需分辨出信号的有与无，故电路的组件参数，可以允许有较大的变化(漂移)范围。 3、可长期存储数字信息可以利用某种媒介，如磁带、磁盘、光盘等进行长时期的存储。 4、便于计算机处理数字信号的输出除了具有直观、准确的优点外，最主要的还是便于利用电子计算机来进行信息的处理。 5、便于高度集成化由于数字电路中基本单元电路的结构比较简单，而且又允许组件有较大的分散性，这就使我们不仅可把众多的基本单元做在同一块硅片上，同时又能达到大批量生产所需要的良率。数字电路的学习方法数字电路所需的先修课程是电路分析基础和模拟电路，后续课程是微机原理、微型计算机、接口技术等。数字电路在研究的对象和方法上都跟模拟电路有很大的不同，表1把它们作了一个简单的对比。显然，模拟电路和数字电路的差异是很大的，初学者应当在学习方法上作一些改变，以适应数字电路的特点，才能取得良好的效果。 1、在数字电路中，所有的变量都归结为0和1两个对立的状态。通常，我们只需关心信号的有或无，电平的高或低，开关的通或断，等等，而不必理会某个变量的详细数值。比如电平幅值的微小变化就可能毫无意义。 2、数字电路的研究方法以逻辑代数(又称布尔代数)作为数学基础。它主要研究输入，输出变量之间的逻辑关系，并建立了一套逻辑函数运算及化简的方法。布尔代数又称双值代数，由于其变量取值只有0和1两种可能，比之模拟电路，数字电路中没有复杂的计算问题。 3、由于数字集成电路技术的高度发展，数字电路更鲜明地体现了管路合一的特点。初学者应充分注意这一特点。一般来说，学习电路结构不是我们的目的，目的是掌握电路功能。数字电路学习要点 1、数字电路基础要知道：数字信号中的1和0所表示的广泛含义，十进制数二进制数十六进制数的表示方法和相互之间的转换方法;8421bcd码的表示方法及其与十进制数的转换方法，逻辑函数逻辑变量逻辑状态的含义，与或非所表示的逻辑事件逻辑函数真值表的含义及表示规律和方法。会写出：逻辑与、或、非、与非、或非、与或非、异或、同或等的逻辑表达式，真值表、逻辑符号及其规律;逻辑函数式、真值表及其逻辑图三者之间的转化，负逻辑符号的逻辑式。会使用：逻辑代数化简逻辑函数式;最小项及其编号表示逻辑函数式，卡诺图化简逻辑函数式。 2、集成逻辑门电路要知道：逻辑电路高电平低电平与正负逻辑状态的关系。cmos反相器阈值电压uth的含义与所表示的性能。逻辑符号控制端符号上非号、小圆圈含义及其门电路上小圆圈符号含义的区别。三态门使能控制的作用及输出高阻的含义。会画出：od门oc门传输门三态门的逻辑符号。与门、或门、非门、与非门、或非门输入波形所对应的输出波形。会使用：oc门od门传输门三态门的功能。会处理：cmos集成逻辑电路的存放和焊接的措施，各种门电路空余的输入端，各种门电路系列间的接口。 3、组合逻辑电路要知道：组合逻辑电路的特点，组合逻辑电路的分析步骤和设计步骤，编码器译码器数据分配器和数据选择器的含义。会分析：用逻辑函数化简表达式、真值表描述的组合逻辑电路的逻辑功能。会设计：根据逻辑事件设定输入和输出变量及其逻辑状态的含义，根据因果关系列出真值表，写出逻辑函数式并进行化简后的逻辑图。会使用：用功能表表示的各种中规模集成器件的编码器、优先编码器、译码器、数码显示七段译码管、数据选择器的引脚功能。 4、集成触发器要知道：触发器的工作特点、基本rs触发器功能、同步触发器特点、脉冲边沿触发器工作的特点，t和t’触发器的功能。会画出：与非门、或非门组成基本rs触发器的电路及逻辑符号图，上升边沿触发的d触发器、下边沿触发的jk触发器和逻辑符号图及其输出波形图，用jk和d触发器构成t’触发器的连线图。会写出：rs触发器，d触发器，jk触发器的状态方程式。会背出：jk触发器的输出q的状态在cp下降沿作用下与输入jk状态下的关系。会使用：集成触发器的直接置位，复位端sd、rd的状态在各种情况下的设置方法。 5、时序逻辑电路要知道：时序逻辑电路的工作特点、同步时序逻辑电路的分析方法，寄存器和移位存储器及计数器的功能，同步和异步的含义。会使用：由功能表所反映的双向移位寄存器、各种类型各种型号中规模集成设计器引脚功能、异步和同步清零或置数。会画出：用反馈清零、反馈置数方法在异步或同步情况下的n进制计数器电路连线。 6、脉冲电路要知道：微分积分电路功能;555定时器各引脚功能、阈值输入端及输出端电压的逻辑规律;单稳态触发器、多谐振荡器和施密特触发器三种电路的基本功能。会选用：实现脉宽定时，延时控制脉冲，脉宽调制、波形变换、整形、声响电源、时钟脉冲、标准时基脉冲信号等功能的电路结构类型。会识别：各类结构单稳态触发器对输入触发脉宽的要求和有效触发的沿口类型。会画出：施密特触发器的波形变换或整形的输出波形。会计算：各类结构触发器的输出脉宽、各类结构多谐振荡器的振荡频率。 7、半导体存储器要知道：只读存储器(rom)和随机存储器(ram)的逻辑功能和两者性能的区别，存储器地址译码器的功能，地址输入线与字线w下标i数值的关系，字线位线存储单元的区别。 prom的三种类型及其工作性能的区别，ram中两类存储单元结构的区别。会计算：半导体存储器的存储容量。会画出：ram存储容量字扩展和位扩展的电路连线。 8、数/模和模/数转换器要知道：数/模和模/数转换器的功能、r~2r倒t形电阻网路dac输入数字量与输出电压关系式;数模转换器的采样保持量化和编码含义、v~t型双积分式和逐次逼近型两种ad转换器的基本工作原理和特点。会计算：用电压值表示不同位数的adc或dac的分辨率和允许最大误差。 9、数字电路与模拟电路学习中的区别数字电路所需的先修课程是电路分析基础和模拟电路，后续课程是微机原理、微型计算机、接口技术等。学习数字电路的注意事项 1、注重掌握基本概念、基本原理、基本分析和设计方法数字电子技术发展很快，各种用途的电路千变万化，但它们具有共同的特点，所包含的基本原理和基本分析和设计方法是相通的。我们要学习的不是各种电路的简单罗列，不是死记硬背各种电路，而是要掌握它们的基本概念、基本原理、基本分析与设计方法。只有这样才能对给出的任何一种电路进行分析，或者根据要求设计出满足实际需要的数字电路。 2、抓重点，注重掌握功能部件的外特性数字集成电路的种类很多，各种电路的内部结构及内部工作过程千差万别，特别是大规模集成电路的内部结构更为复杂。学习这些电路时，不可能也没有必要一一记住它们，主要是了解电路结构特点及工作原理，重点掌握它们的外部特性(主要是输入和输出之间的逻辑功能)和使用方法，并能在此基础上正确地利用各类电路完成满足实际需要的逻辑设计。 3、注意归纳总结数字集成电路的应用广泛，学好数字电子技术课程需要掌握一些典型电路，因为这些典型电路是构成数字系统的部件。掌握它们包括了解它们的功能、结构特点及应用背景，并注意总结归纳，掌握其本质。例如，译码器和数据选择器都可以实现逻辑函数，但两者的区别是，一个n位二进制输入端的译码器，只能用于产生变量数不大于n的组合逻辑函数，它可以附加门电路，实现多个输出的组合逻辑电路二一个n个地址输人端的数据选择器，可以实现变量数为n+1的逻辑函数。由于数据选择器只有一个输出端，所以只能实现单个输出的逻辑函数。 4、注意理论联系实际电子技术基础课程学习的最终落脚点是对实际电路的分析和设计。经过理论分析和计算得到的设计结果还必须搭建实际电路进行测试，以检验是否满足设计要求。由于电子器件的电气特性具有分散性，理论设计出的电路在实际中也会出现意想不到的现象。例如用实验验证计数器74161和一些门构成的六十进制计数译码显示电路。一些同学的理论设计和线路连接均没有问题，但实验中出现了由竞争冒险产生的错误计数，此时只要在反馈门的输出端与地之间接一个小电容。即可消除竞争冒险。 5、注意新技术的学习电子技术的发展是以电子器件的发展为基础的，新的器件层出不穷，旧的器件随时被淘汰。因此教材中出现的集成电路芯片有可能已不生产，要用发展的观点使用教材。真值表/卡诺图 1.建立时间和保持时间 Setup time， Tsu 建立时间在时钟沿到来之前数据稳定不变的时间，如果建立的时间不满足，那么数据将不能在这个时钟上升沿被稳定的打入触发器 Hold time， Th 保持时间时钟沿到来之后数据稳定不变的时间，如果保持时间不满足，那么数据同样也不能被稳定的打入触发器 Clock-to-Output Delay，Tco 数据输出延迟，输出响应时间当时钟有效沿变化后，数据从输入端到输出端的最小时间间隔。触发器输出的响应时间，也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化，也即触发器的输出延时。数据到达时间Tda：数据建立时间Tsu: 建立时间裕量(Setup Slack): 保持时间裕量(hold slack): 上述时序关系也解释了为什么时钟频率过快或者数据延时太大，都会导致错误的时序。(与STA静态时序分析有关) 2.施密特触发器当输入电压高于正向阈值电压，输出为高;当输入电压低于负向阈值电压，输出为低;当输入在正负向阈值电压之间，输出不改变。这种双阈值动作被称为迟滞现象，表明施密特触发器有记忆性。施密特触发器有两个稳定状态，可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。例如将三角波、正弦波等变成矩形波。 3.格雷码任意两个相邻的码字只有一位二进制数不同。可以使装置做数字步进时只改动最少的位元数以降低误码率。 4.锁存器(latch)和触发器(flip-flop) 都是时序逻辑(输出不但与当前输入有关还和上一次的输出有关) Latch是电平触发，输出同所有输入信号有关，输入信号变化，latch就变化; Flip-flop受时钟控制，只有在时钟触发时才采样当前输入，产生输出。区别：latch没有时钟端，无法做到同步，输出容易产生毛刺;如果用门电路来搭建，latch消耗的门资源比ff要少。触发器的电路图由逻辑门组合而成，其结构均由R-S锁存器派生而来。在R-S锁存器的前面加一个由两个与门和一个非门构成的附加电路，则构成D触发器。为什么需要触发器：触发器能保存数据，保存电路状态;触发器是在时钟边沿触发，用时钟同步是让整个电路能同步整齐划一的工作;乘法器的计算部分是组合逻辑，不需要触发器，计算后的结果可以用触发器保存起来。 5.阻塞赋值(=)和非阻塞赋值(<=) 在同一个always块中，阻塞赋值先计算RHS表达式，不允许其他verilog语句干扰，然后赋值给LHS，才允许其他赋值语句执行。(其后的赋值语句是在前一句赋值语句结束后再开始赋值的) 非阻塞赋值开始时计算RHS的表达式，同时就更新LHS，赋值结束时停止更新。(也可以理解为一直在计算RHS，最后时刻更新LHS)这个过程中，其他verilog语句都能同时操作。注意： 1.非阻塞赋值只能对寄存器变量赋值(reg)，只能在initial和always块中。 2.时序电路/锁存器建模——非阻塞赋值用always块建立组合逻辑电路——阻塞赋值在同一个always块建立时序和组合逻辑电路——非阻塞赋值 3.在一个always块中不要既用阻塞由用非阻塞;不要在一个以上always块中对同一个变量赋值 6.同步电路与异步电路这里指的是时序电路。组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路：任意时刻的输出不仅取决于当时的输入，还取决于电路原来的状态。(具有记忆功能) 根据各级触发器时钟端的连接方式可以将时序电路分为同步/异步。同步时序电路所有操作都是在同一时钟严格的控制下步调一致地完成的。异步时序电路，不存在单一的主控时钟，主要是用于产生地址译码器、FIFO和异步RAM的读写控制信号脉冲。关于延时：异步电路的延时：buffer或者两级非门同步电路的延时：大的延时：计数器;小的延时：D触发器打节拍 7.跨时钟域数据交换进行同步处理。单bit数据：打两拍(两级并不能完全消除亚稳态危害，但是大大减少其发生概率) 多bit数据：异步FIFO(或双口RAM)(以某个时钟读，在以某个时钟写，空/满标志是关键) 多位数据也可以采用保持寄存器加握手信号的方法(多数据，控制信号，地址信号) 8.关于亚稳态原因：在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于振荡状态，而不是等于数据输入端D的值。这段时间称为决断时间(resolution time)。经过resolution time之后Q端将稳定到0或1上，但是稳定到0或者1，是随机的，与输入没有必然的关系。只要系统中有异步元件，亚稳态就无法避免 1.数据传输：数据在目的寄存器Tsu-Th时间窗口发生变化 2.异步复位：异步复位信号的撤销时间在Trecovery(恢复时间)和Tremoval(移除时间)之内 3.同步复位：输入端Din为高电平，而且复位信号的撤销时间在clk的Tsu和Th内时候常用FPGA器件的Tsu+Th约等于1ns，复位移除和恢复时间相加约等于1ns。亚稳态发生概率 = (建立时间 + 保持时间)/ 采集时钟周期 ——> (1) 降低系统工作时钟，增大系统周期，亚稳态概率就会减小; (2) 采用工艺更好的FPGA，也就是Tsu和Th时间较小的FPGA器件; 解决方法： 1.降低系统时钟频率 2.用反应更快的FF(Tsu和Th时间较小) 3.对异步信号进行同步处理: 多级D触发器级联：大部分资料都说的是第一级寄存器产生亚稳态后，第二级寄存器稳定输出概率为90%，第三极寄存器稳定输出的概率为99%(一般就搞个两级); 采用FIFO对跨时钟域数据通信进行缓冲; 4.对复位电路采用异步复位、同步释放方式处理。最终用sys_rst_n做系统的复位信号 5.改善时钟质量，用边沿变化快速的时钟信号 9.静态功耗与动态功耗静态：晶体管状态稳定不变时的功耗(漏电流导致) 动态：晶体管开关状态变化(电路翻转)产生的功耗(大头 70%~90%) 10.同步复位和异步复位也可能综合出：优点：保证信号同步;综合为更小的触发器;复位时时钟可以过滤毛刺使用同步复位可能使综合工具无法分辨分辨复位信号和其他控制信号，导致进行复位的控制逻辑远离触发器：不好的：优点：复位路径上没有延时;综合工具能自动推断出异步复位而不必加入任何综合指令异步复位的同步释放： 11.补码在计算机系统中，数值一律用补码来表示和存储。原因在于，使用补码，可以将符号位和数值域统一处理;同时，加法和减法也可以统一处理。此外，补码与原码相互转换，其运算过程是相同的，不需要额外的硬件电路。 12.低功耗设计(系统问题) 设计层次越高，功耗改善的程度越大：工艺级版图和晶体管级 PTL级和逻辑级系统级 RTL级：时钟是大头：门控时钟：无计算任务的部分时钟停下预计算技术：在一定的输入条件下，使所有或部分输入寄存器的负载无效，从而降低功耗逻辑优化：减少信号的翻转组合逻辑优化：提取重复出现表达式、表达式替换、选择性消除节点路径平衡：几个输入通过不同的路径到达同一个门，要想办法使各个路径差不多长系统级：软硬件划分指令级优化电源管理 cache低功耗设计总线低功耗设计总线信号编码，减少翻转例如格雷码算法的优化，包括流水线设计，并行设计 13.状态机以几何图形的方式描述时序逻辑的状态转移。分类： Moore：输出(下一状态)只与当前状态有关 Mealy：输出不仅与当前状态有关，还与当前输入有关状态编码：二进制编码、格雷码 (Gray) 、独热码 (one-hot) 、自定义编码。在小设计中可以考虑使用 Gray 码或 one-hot。大设计中，不担心逻辑资源不够的话，可以考虑使用one-hot 编码以提高速度。至于顺序二进制编码，一般不予考虑。但是要达到最佳性能，需要使用更高级的编码算法，针对给定的状态机进行分析。描述方法：两段式：两个always模块，其中一个always模块采用同步时序的方式描述状态转移，而另一个模块采用组合逻辑的方式判断状态转移条件、描述状态转移规律三段式：三个 always 模块，一个 always 模块采用同步时序的方式描述状态转移，一个采用组合逻辑的方式判断状态转移条件、描述状态转换规律，第三个 always模块使用同步时序电路描述每个状态的输出电梯：当前状态current status——事件event——转移状态next status 自动售货机 14.FPGA内部的资源 IOB：可编程输入输出单元，芯片与外界电路接口，完成不同电气特性下对输入输出信号的驱动与匹配要求 CLB：可编程逻辑快，多个Slice和附加逻辑构成(Xilinx)，可以实现组合逻辑、时序逻辑、配置成分布式RAM(LUT配置成) BRAM：块RAM，灵活，可以配置成单端口RAM，双端口RAM，FIFO，CAM(内容地址存储器)等，可以根据需要改变位宽和长度 DCM：数字时钟管理模块，专用硬核：CPU，乘法器，DSP等【存储资源：Block RAM(一些固定大小的存储块，要用就用一整块，不占用逻辑资源，速度快);分布式RAM(灵活)】【可以实现RAM/ROM/CAM 的资源：block ram，flip-flop，LUT 】 15.FPGA开发流程个人习惯：分析系统划分模块——个子模块HDL实现——各子模块前仿真——组成系统功能仿真——逻辑综合——布局布线——静态时序分析——后仿真——上板测试尽量在底层模块做逻辑，在高层尽量做例化，顶层模块只做例化前仿真：纯粹的功能仿真，验证电路的功能是否符合设计要求，不考虑电路门延迟与线延迟。后仿真：综合后的功能仿真和布局布线后的时序仿真。是指电路已经映射到特定的工艺环境下，综合考虑电路的路径延迟与门延迟的影响，验证电路是否在一定时序条件下满足设计构想的过程，是否存在时序违规。(必做) 16.FPGA——乘法器的设计常见的有移位相加法，加法树法，查表法，混合法…… 1.移位相加 begin dout=0; for(i=0;i dout=dout+((din_a_buf[i]==1)?(din_b_buf< end 2.加法树上面的设计中，会产生大量组合逻辑，这就带来了大量的延迟从而使乘法器的速率受到限制，为了提高速度，可以采用流水线的方法，将组合逻辑分割成一个一个小的组合逻辑，中间加上触发器用来锁存数据，这样就可以大大提高频率，引入触发器仅仅是带来了延迟而已 begin//流水线实现 din_a_buf<=din_a; din_b_buf<=din_b; buf0<=din_b_buf[0]?din_a_buf:0; buf1<=din_b_buf[1]?din_a_buf<<1:0; buf2<=din_b_buf[2]?din_a_buf<<2:0; buf3<=din_b_buf[3]?din_a_buf<<3:0; buf4<=din_b_buf[4]?din_a_buf<<4:0; buf5<=din_b_buf[5]?din_a_buf<<5:0; buf6<=din_b_buf[6]?din_a_buf<<6:0; buf7<=din_b_buf[7]?din_a_buf<<7:0; buf01<=buf0+buf1; buf23<=buf2+buf3; buf45<=buf4+buf5; buf67<=buf6+buf7; buf02<=buf01+buf23; buf46<=buf45+buf67; dout<=buf02+buf46; end 3.查找表查表法，就是建一个表，里面存放了所有的乘法结果，乘数和被乘数用来作为地址去查找里面的乘积，此种方法可以大大提高乘法的速率，但是当乘法位数很大时会要求产生很大的表格，所以此种方法适合位数较小的乘法，特别适合有一个乘数为固定的乘法，如滤波器中的乘法就可以采用此种方法设计【查找表本质上是一个RAM，例如4输入的LUT可以看成有4位地址线的16x1的RAM，使用时输入地址-查表-输出】 17.FPGA——除法器的设计对于2：长除法：比较相减移位(状态机实现) 16位 / 8位https://blog.csdn.net/stanary/article/details/77426697 首先被减数16位在前边拼接7位0，拼接后不会改变被除数的大小，而且方便向下操作。拼接后将此23位数称为mid。之后取mid的高8位与除数作比较，若大于除数，则减去除数，结果低位拼接一。若小于除数，则验证最高位是不是0，若是则左移一位，结果拼接0.若不是则用高九位减去除数，结果拼接两个0.然后将差和后15位以及末尾一个0拼接，实现结果循环向前。在计算的同时用计数器计数来确定运行到的位数。在进行以上操作，最终得到结果。 8位 / 8位http://blog.chinaaet.com/justlxy/p/5100052068 将被除数，扩展成16位的数据，低8位为被除数的值，高八位的值全为0。有开始信号，对16位数据data赋值，然后开始运算。比较data的高八位和除数的值，如果大于0，说明被除数大，将此时商置1，赋值给data的最低位，然后将被除数高八位减去除数。然后将data向左移位一位，继续比较。最终计算8次后。Data的高8位数据就为所求的余数，低八位就为所求的商。或者把除法转换成了查表、乘法和移位： 18.奇数分频 19.静态时序分析 STA，Static Timing Analysis 静态时序分析(STA)告诉我们电路的实际表现如何，而提供约束(SDC文件，对时序的一些要求)来告诉分析工具我们希望电路的表现应该是怎样。 20.竞争与冒险某一输入变量经过不同的传播路径，到达电路某个汇合点的时间有先有后，这种现象叫竞争; 由于竞争使输出发生瞬时错误的现象叫冒险。判断方法：代数法(布尔表达式中有相反的信号);卡诺图(有两个相切的卡诺圈，并且相切处没有被其他的卡诺圈包围);实验法：示波器观察解决方法：加滤波电路，消除毛刺;加选通信号，避开毛刺;增加冗余项，消除逻辑冒险

时间：2019-09-22 关键词：数字电路逻辑电路数字电路基础
产生EMI信号的原因

EMI信号的源头各种各样。这些源头包括我们身边常见的一些电子设备。小汽车、卡车和重型车辆本身就是EMI信号的产生器。问题在于，这些EMI源所处的位置与敏感电子电路的位置相同——车辆内部。这种相互靠近会影响音频设备、自动门控制器以及其他设备。这类存在于车辆中的EMI噪声是可以预见的。但是，对于我们21世纪的人们无时不刻都在使用的手机来说，情况又如何呢?每一种电子设备都有其优点和缺点。今天，手机的使用，让我们可以在任何地点都能够方便地联系朋友、家人和商业伙伴。但是，手机也会产生 EMI 信号，而这还只是问题的开端。手机的发展已超出了其基本的电话功能，拥有了更多的智能电话功能。这种EMI噪声对于周围设备和电路的干扰是完全不可预知的。手机依靠高RF能量工作。即使达到了相关规定，手机也可能成为一个非故意的 EMI 源，从而干扰周围敏感设备工作。印刷电路板、时钟电路、振荡器、数字电路和处理器也会成为电路内部 EMI 源。对电流执行开关操作的一些机电装置，在关键操作期间会产生 EMI。这些 EMI 信号不一定会对其他电子设备产生负面影响。EMI 信号的频谱成分和强度，决定了它是否会对敏感型电路产生意想不到的影响。您可以将某个数字信号的频谱成分简化为其频率和升时间。时钟或者系统频率建立电路的时间基准，但其边缘率形成干扰谐波。图 1 显示了一个 10 MHz 方波的频谱成分。该 10 MHz 信号的边缘率为 10 ns。请注意，图1中这些谐波的量级随频率降低。一般而言，这种信号的潜在 EMI 为： fMAX = 1/(πx tRISE) 方程式 1 10 ns 边缘率时方程式结果为约 31.8 MHz。曲线图显示，最后一次明显谐波出现在30 MHz。同时，图 2 所示 1 ns 边缘率时方程式结果为 318 MHz 最大频率。如果您的电路易受 318 MHz 频带内产生的频率影响，则EMI谐波可能会使您的电路出现干扰。图 1 10 ns 升降时间信号的模拟 EMI 信号图 2 1 ns 升降时间信号的模拟 EMI 信号

时间：2019-09-08 关键词：数字电路振荡器电源资讯
你了解什么是真正的数字电路吗？

数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成电路等几个时代。但其发展比模拟电路发展的更快。从60年代开始，数字集成器件以双极型工艺制成了小规模逻辑器件。随后发展到中规模逻辑器件;70年代末，微处理器的出现，使数字集成电路的性能产生质的飞跃。数字集成器件所用的材料以硅材料为主，在高速电路中，也使用化合物半导体材料，例如砷化镓等。逻辑门是数字电路中一种重要的逻辑单元电路。TTL逻辑门电路问世较早，其工艺经过不断改进，至今仍为主要的基本逻辑器件之一。随着CMOS工艺的发展，TTL的主导地位受到了动摇，有被CMOS器件所取代的趋势。近几年来，可编程逻辑器件PLD特别是现场可编程门阵列FPGA的飞速进步，使数字电子技术开创了新局面，不仅规模大，而且将硬件与软件相结合，使器件的功能更加完善，使用更灵活。数字电路或数字集成电路是由许多的逻辑门组成的复杂电路。与模拟电路相比，它主要进行数字信号的处理(即信号以0与1两个状态表示)，因此抗干扰能力较强。数字集成电路有各种门电路、触发器以及由它们构成的各种组合逻辑电路和时序逻辑电路。一个数字系统一般由控制部件和运算部件组成，在时脉的驱动下，控制部件控制运算部件完成所要执行的动作。通过模拟数字转换器、数字模拟转换器，数字电路可以和模拟电路互相连接。用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。特点 1、同时具有算术运算和逻辑运算功能数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等)，因此极其适合于运算、比较、存储、传输、控制、决策等应用。 2、实现简单，系统可靠以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3、集成度高，功能实现容易集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。数字电路与数字电子技术广泛的应用于电视、雷达、通信、电子计算机、自动控制、航天等科学技术领域。数字电路的分类：包括数字脉冲电路和数字逻辑电路。前者研究脉冲的产生、变换和测量;后者对数字信号进行算术运算和逻辑运算。数字电路的划分： 1.按功能分为组合逻辑电路和时序逻辑电路两大类。前者在任何时刻的输出，仅取决于电路此刻的输入状态，而与电路过去的状态无关，它们不具有记忆功能。常用的组合逻辑器件有加法器、译码器、数据选择器等。后者在任何时候的输出，不仅取决于电路此刻的输入状态，而且与电路过去的状态有关，它们具有记忆功能。 2.按结构分为分立元件电路和集成电路。前者是将独立的晶体管、电阻等元器件用导线连接起来的电路。后者将元器件及导线制作在半导体硅片上，封装在一个壳体内，并焊出引线的电路。集成电路的集成度是不同的。

时间：2019-07-15 关键词：分类数字电路模拟电路
RGMII接口布线经验

网络设备一定离不开MAC和PHY，有MAC和PHY的地方就有相应的接口，无论看得见或者看不见，它就在那里，不悲不喜。在以太网中，这个接口就是介质无关接口，英文称为Media Independent Interface，简称MII。MII适用于百兆网络设备，有个很大的缺点就是走线很多，于是就出现了RMII，即Reduced Media Independent Interface，在MII的基础上减少了一半的数据线。千兆以太网的诞生带来了GMII，即Gigabit Media Independent Interface，人们发现GMII的走线也很多，于是又出现了RGMII，即Reduced Gigabit Media Independent Interface，也就是本文的主角。当然还有串行的MII接口家族，请读者自行查阅相关文献。 Why RGMII? 有这么多形式的MII接口，为什么笔者偏要选择RGMII呢?原因简单而粗暴：用得多。随着芯片集成度的提高，很多网络处理器/SoC集成了百兆以太网交换机，如果用户需要实现千兆以太网络，那么往往需要配合RGMII接口的千兆以太网PHY。无线时代小站中介绍的很多处理器都是这样的。 RGMII技术特征如前所述，RGMII接口减少了MAC与PHY之间的走线数量，通过在参考时钟的上升/下降沿同时采样及信号复用得以实现。RGMII有RTBI与RGMII两种模式，由于笔者在工作中未接触过RTBI，所以不做介绍。RGMII具有如下特征：相对于GMII接口，发送/接收数据线由8根减少为4根 TX_ER与TX_EN复用，通过TX_CTL传送 RX_ER与RX_DV复用，通过RX_CTL传送 1 Gbit/s速率下，时钟频率为125MHz 100 Mbit/s速率下，时钟频率为25MHz 10 Mbit/s速率下，时钟频率为2.5MHz RGMII 1.3版本要求：通过PCB走线使得时钟相对数据线延迟1.5-2ns RGMII 2.0版本引入了片上延迟的功能，即在芯片内部实现时钟延迟 RGMII信号定义 RGMII接口时序图 RGMII接口布线经验 RGMII Layout Guide 有了前文的叙述，相信读者已经具备了RGMII Layout的思路，主要就是以下几项：创建2个等长组，分别参考TXC与RXC 如果MAC/PHY内部带有时钟延迟，则无需对时钟线做延迟如果MAC/PHY内部均不具备时钟延迟，则需要对时钟线做延迟关于时钟线的延迟，以下几张图片可以很好地说明，分别对应PCB延迟，MAC+PHY延迟与PHY延迟。当然，选取那种方式取决于使用的MAC/PHY芯片。 [!--empirenews.page--] RGMII在1 Gbit/s速率下的时钟频率可达125MHz，可想而知，RGMII Layout还需要遵守高速数字电路布线基本准则：阻抗控制 2W/3W原则注意，在射频与高速数字电路同时存在的设计中，不可能同时对射频走线及高速数字走线进行阻抗控制，这时请务必在RGMII所有走线上增加串联匹配电阻，摆放位置遵守源端匹配原则。 RGMII Layout实例下图是笔者为朋友开发设计的多口PHY，通过排针连接到外部的MAC板。读者一定很好奇这个板子是干啥用的，其实笔者也不知道。放大其中的一个，可以看到笔者在RGMII走线上增加的串联匹配电阻，绕线处理，仔细一点还可以看出走线间距(Air Gap)在2倍线宽以上。查看Constrain Manager，可以看到RGMII走线规则的各种设定。 2W线距规则等长规则阻抗控制规则其实，MII/RMII/GMII的Layout方式与RGMII很像，留给读者自行摸索。

时间：2019-07-02 关键词：数字电路电源技术解析控制
心率采集处理电路

心率采集处理电路 SoC 技术是一项很重要的电子应用技术，十分适合将其用于生物工程领域。为了满足低电压、低功耗的需要，本次系统设计选择SoC 技术用于生物信号处理。心率是一项重要的生理指标。它是指单位时间内心脏搏动的次数，是临床常规诊断的生理指标。为了测量心率信号，有许多技术可以应用，例如：血液测量，心声测量，ECG测量等等。在混合信号SoC 的设计中，电路可以被分成两部分，模拟电路部分和数字电路部分。其中模拟电路很容易被数字电路干扰，这是因为数字电路部分本身就是一个高频的噪声源。作为一个混合信号的SoC，怎样处理模拟模块和数字模块的连接问题是一个挑战。用混合信号SoC 设计心率信号的处理系统，就需要低功耗和低电压的供给，所以电源电压为3.3V。系统框图如图一所示。图1 系统框图在图一中，传感器采用的是红外光电式传感器，用于把原始的心率信号转变为微电压信号。信号调理电路包括放大器、滤波器和比较器。调理电路的输入信号是传感器采集进来的原始心率信号，它的输出信号则是有一定电压幅度的脉冲信号。C51 处理部分是数字信号中央处理单元，它的输入信号是上面提到的脉冲信号，输出的是心率数据，最后通过CPU 核把信号显示出来。CPU 核是EZL-8051。 3 心率信号的采集将一对红外线发射与接收探头置于动脉一侧，当指尖的血流量随心脏跳动而改变时，红外线接收探头便接收到随心脏周期性地收缩和舒张的动脉搏动光脉冲信号，从而采集到心脏搏动信号。图2 是单光束直射取样式光电传感器。这类槽型光耦由高功率的红外光电二极管和红外光匹配性能强、透镜敏感度高、集电极电流范围大的光敏三极管组成。由于血液中的血红蛋白对近红外线具有吸收作用的生物效应，因而此类传感器灵敏度高、输出信号稳定。其性能指标如表1 所示。 (a)外观图 b)内部结构示意图图2 单光束直射取样式光电传感器表 1 单光束直射取样式光电传感器的技术指标心率采集处理电路经红外光电传感器采集到的原始心率信号的波形如图3 所示。图 3 红外光电传感器采集到的原始心率信号波[!--empirenews.page--] 由图3 可知，通过红外光电传感器集到的原始心率信号极其微弱(变化幅值在±10mV之间)，非常容易受到外围电路的干扰。因此，系统必须单独为信号调理电路提供电源。同时，电路板的布局布线也会对信号产生较大的影响。因此，在设计电路板时要对主要信号线与电源地线进行设计。根据图3 所示的原始心率信号波形可以得到波形整体的变化趋势，但其中掺杂了很强的杂波和干扰信号。因此，要对传感器采集到的心率信号进行放大、整形和滤波处理。其中放大整形电路如图4 所示。图4 放大整形电路图4 中的虚线框部分为红外光电传感器。图中两个三极管构成了达林顿管，可以有效地防止可见光的干扰，对采集到的微弱心率信号也有较好的增益。传感器采集到的心率信号(图中A 点)经过一级放大和整形后的信号波形(图中B 点)已经比较平滑，B 点信号的变化幅值为0.8V 左右，但还存在一定程度的电压偏置量。经第二级放大可得0～10V 的脉冲信号(图中C 点)，并且已去除掉大部分干扰，信号也相对稳定，同时也去掉了电压偏置量。放大整形电路的输出信号波形(即图中C 点信号的波形)如图5 所示。图5 放大整形电路的输出信号波形由图5 可以看出，输出信号具有标准的上升沿和下降沿，且电压变化量为标准量。心率采集处理电路工作的基本过程心率采集处理电路如图所示。该部分电路主要由脉搏次数红外检测采集电路模块、信号抗干扰电路模块、信号整形电路模块等三个主要的电路模块组成。其中，红外线发射管D1和红外线接收管Q1组成了红外检测采集电路;R2与C1、C2与C3、 R4与C4和IC1a共同构成了信号抗干扰电路组，它们分别承担了对信号的低通滤波、干扰光线的光电隔离、残余高频干扰的滤除等任务。另外，IC1b、 C5与R10、IC1c则共同组成了信号整形电路模块。首先，红外检测采集电路中D1发射红外线，而Q1则接收相应组织的半透明度，同时转换为电信号。由于脉搏一般在50次/分~200次/分之间，对应的频率范围在0.78Hz~3.33Hz之间，因此经红外检测采集到并转换得到的电信号频率就非常低。为了防止信号因外界高频信号干扰而使检测结果有误，信号就必须先进行低通滤波，以便滤出绝大部分的高频干扰。电路中采用R2和C1来完成滤除高频干扰的任务。然后，由于本心率计设计的适用场所为室外，因此它必然会遇到强光辐射的情况。为了避免在接收正常脉搏红外线时受到强光的干扰，电路中设计使用C2、C3背靠背串联组成的双极性耦合电容构成一个简单的光电隔离电路，从而实现了对于干扰光线的隔离。此外，为了防止前面对于高频干扰滤除的不够彻底，电路中还设计连接了由IC1a、R4、C4组成的截止频率为10Hz左右的低通滤波器电路，以便进一步滤除干扰，同时将前面的信号放大200倍左右。经前面处理得到的信号为叠加有噪声的脉冲正弦波，接下来必须对这个信号经过整形。先是通过比较器IC1b将正弦波转换成方波。利用R8可以实现将比较器的阈值调定在正弦波的幅值范围之内的目的。接下来，从IC1b的7引脚输出的方波信号经C5、R10构成的微分电路，进行微分处理后将成为正负相间的尖脉冲。为了稳定脉冲的输出，电路设计时是将此脉冲输入到单稳多谐振荡器IC1c的反相输入端，并利用IC1c的输出来作为后极工作的实际使用脉冲。 IC1c在工作时，凡有输入信号时，它会在输入信号后沿到来时输出高电平，从而使C6通过R11充电。大约持续20ms之后，IC1c同相输入端的电位会因C3充电电流减小而降低，当此电位低于反相输入端的电位时(尖脉冲已过去很久)， IC1c就将改变状态并再次输出低电平。这20ms的脉冲时间是与脉搏同步的，这种脉冲在电路工作时是与红色发光二极管D3的闪烁情况相对应的。经过IC1c之后的脉冲就是后面单片机控制电路所需的实际脉冲，通过R12送到单片机P3.3引脚后，就可实现后面的计数和显示了。 IC1a、IC1b、IC1c工作所需的4.5V电源电压，在电路中是通过R14、R15对9V分压并经IC1d缓冲而得到的。这样的设置，就使得即使电池电压降低到6V，本电路也能实现正常工作。

时间：2019-05-31 关键词：测量数字电路电源技术解析
数字电路中抑制EMI的方法介绍

随着IC器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高,电子产品中的EMI问题也更加严重。从系统设备EMC/EMI设计的观点来看,在设备的PCB设计阶段处理好EMC/EMI问题,是使系统设备达到电磁兼容标准最有效、成本最低的手段。一、EMI的产生及抑制原理 EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。EMI的危害表现为降低传输信号质量，对电路或设备造成干扰甚至破坏，使设备不能满足电磁兼容标准所规定的技术指标要求。为抑制EMI，数字电路的EMI设计应按下列原则进行： ●根据相关EMC/EMI技术规范,将指标分解到单板电路,分级控制。 ●从EMI的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制，使电路有平坦的频响，保证电路正常、稳定工作。 ●从设备前端设计入手,关注EMC/EMI设计,降低设计成本。二、数字电路PCB的 EMI控制技术在处理各种形式的EMI时，必须具体问题具体分析。在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。 1.器件选型在进行EMI设计时，首先要考虑选用器件的速率。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。EMI的辐射强度与频率的平方成正比，最高EMI频率(fknee)也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee =0.35/Tr (其中Tr为器件的信号上升时间)这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。当EMI较高时,电路容易丧失正常的功能。因此,在器件选型上，在保证电路性能要求的前提下,应尽量使用低速芯片，采用合适的驱动/接收电路。另外，由于器件的引线管脚都具有寄生电感和寄生电容，因此在高速设计中，器件封装形式对信号的影响也是不可忽视的，因为它也是产生EMI辐射的重要因素。一般地,贴片器件的寄生参数小于插装器件，BGA封装的寄生参数小于QFP封装。 2.连接器的选择与信号端子定义连接器是高速信号传输的关键环节,也是易产生EMI的薄弱环节。在连接器的端子设计上可多安排地针,减小信号与地的间距,减小连接器中产生辐射的有效信号环路面积,提供低阻抗回流通路。必要时,要考虑将一些关键信号用地针隔离。 3.叠层设计在成本许可的前提下，增加地线层数量，将信号层紧邻地平面层可以减少EMI辐射。对于高速PCB，电源层和地线层紧邻耦合，可降低电源阻抗，从而降低EMI。 4.布局根据信号电流流向，进行合理的布局，可减小信号间的干扰。合理布局是控制EMI的关键。布局的基本原则是： ●模拟信号易受数字信号的干扰,模拟电路应与数字电路隔开;●时钟线是主要的干扰和辐射源,要远离敏感电路,并使时钟走线最短;●大电流、大功耗电路尽量避免布置在板中心区域，同时应考虑散热和辐射的影响;●连接器尽量安排在板的一边，并远离高频电路;●输入/输出电路靠近相应连接器,去耦电容靠近相应电源管脚;●充分考虑布局对电源分割的可行性，多电源器件要跨在电源分割区域边界布放，以有效降低平面分割对EMI的影响;●回流平面(路径)不分割。 5.布线 ●阻抗控制:高速信号线会呈现传输线的特性,需要进行阻抗控制，以避免信号的反射、过冲和振铃，降低EMI辐射。 ●将信号进行分类，按照不同信号(模拟信号、时钟信号、I/O信号、总线、电源等)的EMI辐射强度及敏感程度，使干扰源与敏感系统尽可能分离，减小耦合。 ●严格控制时钟信号(特别是高速时钟信号)的走线长度、过孔数、跨分割区、端接、布线层、回流路径等。 ●信号环路，即信号流出至信号流入形成的回路，是PCB设计中EMI控制的关键，在布线时必须加以控制。要了解每一关键信号的流向，对于关键信号要靠近回流路径布线,确保其环路面积最小。对低频信号,要使电流流经电阻最小的路径;对高频信号,要使高频电流流经电感最小的路径,而非电阻最小的路径(见图1)。对于差模辐射,EMI辐射强度(E)正比于电流、电流环路的面积以及频率的平方。(其中I是电流、A是环路面积、f是频率、r是到环路中心的距离,k为常数。)数字电路中抑制EMI的方法介绍因此当最小电感回流路径恰好在信号导线下面时,可以减小电流环路面积,从而减少EMI辐射能量。 ●关键信号不得跨越分割区域。 ●高速差分信号走线尽可能采用紧耦合方式。 ●确保带状线、微带线及其参考平面符合要求。 ●去耦电容的引出线应短而宽。 ●所有信号走线应尽量远离板边缘。 ●对于多点连接网络，选择合适的拓扑结构，以减小信号反射，降低EMI辐射。 6.电源平面的分割处理 ●电源层的分割在一个主电源平面上有一个或多个子电源时,要保证各电源区域的连贯性及足够的铜箔宽度。分割线不必太宽,一般为20～50mil线宽即可,以减少缝隙辐射。[!--empirenews.page--] ●地线层的分割地平面层应保持完整性,避免分割。若必须分割，要区分数字地、模拟地和噪声地,并在出口处通过一个公共接地点与外部地相连。为了减小电源的边缘辐射,电源/地平面应遵循20H设计原则，即地平面尺寸比电源平面尺寸大20H(见图2)，这样边缘场辐射强度可下降70% 。三、EMI的其它控制手段 1. 电源系统设计 ●设计低阻抗电源系统，确保在低于fknee频率范围内的电源分配系统的阻抗低于目标阻抗。 ●使用滤波器，控制传导干扰。 ●电源去耦。在EMI设计中,提供合理的去耦电容，能使芯片可靠工作，并降低电源中的高频噪声，减少EMI。由于导线电感及其它寄生参数的影响，电源及其供电导线响应速度慢，从而会使高速电路中驱动器所需要的瞬时电流不足。合理地设计旁路或去耦电容以及电源层的分布电容,能在电源响应之前，利用电容的储能作用迅速为器件提供电流。正确的电容去耦可以提供一个低阻抗电源路径，这是降低共模 EMI的关键。 2. 接地接地设计是减少整板EMI的关键。 ●确定采用单点接地、多点接地或者混合接地方式。 ●数字地、模拟地、噪声地要分开,并确定一个合适的公共接地点。 ●双面板设计若无地线层,则合理设计地线网格很重要,应保证地线宽度>电源线宽度>信号线宽度。也可采用大面积铺地的方式,但要注意在同一层上的大面积地的连贯性要好。 ●对于多层板设计,应确保有地平面层,减小共地阻抗。 3. 串接阻尼电阻在电路时序要求允许的前提下，抑制干扰源的基本技术是在关键信号输出端串入小阻值的电阻，通常采用22～33Ω的电阻。这些输出端串联小电阻能减慢上升/下降时间并能使过冲及下冲信号变得较平滑，从而减小输出波形的高频谐波幅度，达到有效地抑制EMI的目的。 4.屏蔽 ●关键器件可以使用EMI屏蔽材料或屏蔽网。 ●对关键信号的屏蔽，可以设计成带状线或在关键信号的两侧以地线相隔离。 5.扩频扩展频谱(扩频)的方法是一种新的降低EMI的有效方法。扩展频谱是将信号进行调制,把信号能量扩展到一个比较宽的频率范围上。实际上,该方法是对时钟信号的一种受控的调制,这种方法不会明显增加时钟信号的抖动。实际应用证明扩展频谱技术是有效的,可以将辐射降低7到20dB。 6.EMI分析与测试 ●仿真分析完成PCB布线后,可以利用EM I仿真软件及专家系统进行仿真分析,模拟EMC/EMI环境，以评估产品是否满足相关电磁兼容标准要求。 ●扫描测试利用电磁辐射扫描仪,对装联并上电后的机盘扫描,得到PCB中电磁场分布图(如图3,图中红色、绿色、青白色区域表示电磁辐射能量由低到高),根据测试结果改进PCB设计。四、结语随着新的高速芯片的不断开发与应用，信号频率也越来越高，而承载它们的PCB板可能会越来越小。PCB设计将面临更加严峻的EMI挑战，唯有不断探索、不断创新，才能使PCB板的EMC/EMI设计取得成功。

时间：2019-04-07 关键词：数字电路电源技术解析控制
深度解读模拟电路

如果说到考试成绩，我的考试成绩一般，并非什么高分;但如果说到对模拟电路的理解和应用，倒是用模拟电路做过一些东西，也参加过一些竞赛。模拟电路是一门工程性质的课程，学习它的重点在于掌握其中的工程思想，同时最好能用于实践，而不只是为了做题考试。何为工程思想呢?百度百科的解释是这样的：工程是科学和数学的某种应用，通过这一应用，使自然界的物质和能源的特性能够通过各种结构、机器、产品、系统和过程，是以最短的时间和精而少的人力做出高效、可靠且对人类有用的东西。于是工程的概念就产生了，并且它逐渐发展为一门独立的学科和技艺。例如在模拟电路中，有个非常重要的工程思想——近似。中学物理课上，我们学的很多电路都是理想电路，导线电阻始终为0，变压器的效率是100%，理想电压表内阻无穷大，理想电流表内阻为0等。你可以发现，很多时候模拟电路中的计算会常常省略掉一两个比较小的项，而且直接用等号而不是约等号。为什么要用近似呢?说白了就是人类科学对自然的理解还不够全面，无法绝对精确的描述自然现象;或者是人的理解力有限，精确描述代价太大。通过近似的手段，不仅对解决问题没有明显的影响，而且大大简化了步骤，节约了时间和精力。运用这种思想，人类科学取得了很多成果，也充分证明了其可靠性。概要模电本身是一个非常复杂的学科，而模电课程只是其中最基础的东西。模拟电路(Analog Circuit)的含义是处理模拟信号的电子电路。自然界中绝大多数信号都是模拟信号，它们有连续的幅度值，比如说话时的声音信号。模拟电路可以对这样的信号直接处理(当然需要先转换成电信号)，比如功放能放大声音信号，广播电台能将模拟的声音信号、图像信号进行发送。甚至可以认为，所有电路的基础都是模拟电路(即使是数字电路，其底层原理也是基于模拟电路的)。其重要性不言而喻。由于数字电路、可编程器件的迅速发展，体现了很多优越特性。很多电子设备都慢慢数字化，但始终还是离不开模拟电路。目前模拟电路中最重要的器件，则非半导体器件莫属。最基本和常用的半导体器件有二极管、三极管、场效应管和运算放大器。二极管的作用很多，如普通二极管可用于整流，发光二极管可用于指示灯和照明，稳压管可进行稳压，变容二极管可用来进行信号调制等。模电课程中，涉及到二极管的部分相对比较简单，而场效应管的很多特性类似三极管，所以常以三极管或运放为主体进行讲解。三极管与放大器三极管的基本功能是放大，通过这一特性，三极管构成各种电路，体现出了很多工程思想。三极管基本电路就是放大器，例如功放就是一个放大器，输入的声音很小，输出的声音却很大。放大器的输出和输入电压(或电流)之比称为放大倍数，又叫做增益。对于一个电压来说，如果以时间为横轴、电压为纵轴作图，这个图形则为这个电压的波形。如果一个放大倍数为5的放大器，输入恒定的1V电压(波形如下左图)，则输出应该始终是5V(波形如下中图)，既不会随时间改变，也不会随温度而变化，输出和输入的电压形状完全一样。但如果放大倍数不稳定，不断变化，原先输入的信号就会变形(如下右图)，信号可能由一条水平直线变成了一条曲线。这种波形变化叫做失真。一个理想的放大器，希望其放大倍数是恒定值。如果功放的放大倍数不稳定，声音就会忽大忽小，波形变化还会导致声音发生变化，即失真。现实总是和理想相违背。很不幸，三极管的特性并不理想，它在放大电路中工作时，放大倍数不仅受输入电压、电源电压影响，而且自身发热导致温度变化，也会影响它的放大倍数。这实在是让很多工程师头疼，如果不能找到有效的方法，减少这一特性带来的影响，三极管很难应用到实际中来。负反馈基本概念于是一些非常厉害的人找到了好方法：负反馈。什么是负反馈呢? 反馈是指将系统的输出又返回到输入端而影响输入，从而对系统整体输出产生作用。反馈可分为正反馈和负反馈。负反馈是使输出起到与输入相反的作用，使系统输出趋于稳定。上面的解释不好理解，我举两个例子。 1.玩倒立摆时，我们用手支撑起一个倒立的木棍，当木棍往某个方向倾斜时，我们通过将手移动到木棍倾斜的方向来抵消这种变化，使得木棍能在手上平衡。 2.高中的时候经常月考，我发现有些同学有这样的习惯：当一次成绩考得比较差的时候，就会开始好好学习，然后下次成绩就上涨;而考得比较好时，接下来的一个月又会松懈，于是成绩又会降下来，如此周而复始。这两个例子都充分说明，负反馈可以让系统更稳定。负反馈放大器我们忽略具体电路，只画一个简单的框图，来说明三极管放大电路是如何利用负反馈的。下面三角形表示一个三极管构成的放大器，放大倍数为 A，输入为 I ，则输出 O=A*I ，由于放大倍数A不稳定，所以输出波形会有失真。在电路中添加了一些器件如下。紫色的圆形是相加器，结合紫色的“+”、“-”符号，表示其输出 Y=(+I)+(-X)=I-X ，在实际电路中用电阻就可以实现;方框F是反馈器件，表示从输出O取出信号，并将其与F相乘，得到 X ，所以 X=0*F ，这里 F<1 (这个部分在实际电路中可以用电阻实现);三角形表示的放大器A，主要用三极管构成，满足 O=A*Y ，且A的放大倍数不稳定，很容易受干扰。可以列出方程组：解得整个电路的放大倍数：如果设计电路让放大倍数A非常大，同时F不至于很小，则符号">>"表示远大于 [!--empirenews.page--] 根据近似的思想，上述整个电路放大倍数：由于反馈器件可由电阻实现，普通电阻的阻值不容易受外界干扰，因此F的值很稳定，于是整个电路的放大倍数就很稳定。我们成功的通过负反馈解决了三极管的放大倍数稳定性问题。可以看到这里的反馈部分和放大部分构成了一个环形，所以将整个电路的放大倍数称为环路增益，或者闭环增益;而把增加反馈之前，电路的放大倍数A称为开环增益。由于是负反馈，虽然电路增益稳定性提高了，但也有代价：由于于是即开环增益远大于闭环增益，也就是放大器增益大大降低。但总的来说，为了稳定性，这样做是值得的。运算放大器在上面的电路中，为了实际制造出开环增益A很大的放大器，往往要用多级三极管放大电路串联的方式设计。由于这种高增益放大器的需求很常见，于是历史上有人就把它们做成一个成品电路板模块，要用的时候直接当成一个元件用就行了，非常方便。这就是最初的运算放大器，简称运放。集成电路的发展，使得大量晶体管元器件集成在一个小芯片上成为可能，于是就有了今天十分常用的集成运算放大器。 “运算放大器”由于最初用于模拟计算机上进行数学运算而得名。尽管现在广泛使用的数字计算机不再用运放进行计算操作，但名称还是保留了下来。而今天，运放在模拟电路中发挥着十分重要的作用，也成为模电课程的重点之一。运放的虚短虚断特性通常运放有两个输入端U+和U?，一个输出端Uo，它们之间满足运放开环增益A常常高达几十万~几百万，但运放的输出电压受电源电压限制，不能超出电源电压。于是运放的输入-输出关系类似下图形状。图中横轴是纵轴是U。在中间那一段直线区域，运放在正常放大状态，称为线性区，满足 Uo=A?(U+?U?)而当输入的绝对值稍大一点时，输出就会受到电源限制，不再满足上述关系式，Uo的值通常比电源电压范围略小(注意运放可以用双电源，即电源电压范围可以在一个负值和一个正值之间)，称为非线性区。轨对轨运放的输出可以达到电源电压，有兴趣可以自行在网上搜索学习。当运放工作在线性区时，Uo的值很有限，但是A很大，所以U+?U?=UoA≈0即U+≈U? 此时运放正负输入端电压几乎相等，就像短路了一样，称为虚短。所以只有当运放工作在放大区才会有“虚短”的特点，而非运放自身固有属性。另一方面，由于运放内部结构特性，其输入阻抗很大。输入阻抗可以简单理解为输入阻抗 = 输入端电压 / 输入端电流输入阻抗大，意味着运放输入端只需很小的电流就能正常工作。正因为如此，运放才能用于一些微弱电流的检测，比如人体的脑电波、肌电波，其最高电压值只有几mV，电流值也非常小。运放这一特性被称为虚断，也就是输入端和断路一样，几乎没有电流流入。与虚短不同，虚断是运放自身固有属性，不会随着电路的不同而改变。运放的非理想特性运放由三极管构成，显然和三极管一样，也会有很多不理想的特性。前面讲的都是理想运放的特点。而实际运放，它不会完全满足虚短虚断特性，正常工作时输入端需要电流流入，这个电流便被称作输入偏置电流。同样运放还有输入偏置电压、输入失调电压、输入失调电流等非理想参数。这些非理想特性，比如输入偏置电流虽然很小，但有时候却会对电路造成很大影响，导致电路无法工作。因此则需要通过一些手段减小这些因素造成的影响。在实际应用中，运放的非理想特性是一个非常重要的问题。运放非理想特性的消除有很多方法，这里不做介绍。其他内容模电课程的核心就是三极管和运放。围绕这些器件，讲解多种电路，包括：放大电路的计算分析、多级放大电路、放大器的频率特性、反馈的思想;功率放大电路; 比较器、振荡器、积分器、微分器、波形发生等;信号运算处理; 滤波器; 集成稳压电源电路等。运放和三极管的比较在实际设计电路时，运放比三极管用的相对会多一些。因为运放的很多特性比三极管要优秀，电路设计简单，而且往往运放的成本并不高。很多时候用三极管和运放实现同样的效果，使用运放的成本反而更低。因为运放是将大量晶体管集成在一块的，平均每个晶体管的制造成本非常低。例如一个常规音频前级放大器，一个通用运放就能搞定，成本可能是0.2元，而用三极管实现同样的效果，可能需要10个甚至更多三极管，成本或许要0.5元，并且设计时所花费的人力成本远比运放方案高。当然三极管也有其优势。在一些非常简单的电路中，并不严格要求放大倍数的稳定性，一两个三极管就能完成任务，往往会用三极管以节省成本。另外在一些比较极端的条件下，比如工作在高频率、大功率的环境下(例如射频信号发射电路)，设计良好的三极管电路的性能会比运放效果好很多，或者成本低很多，甚至有些情况下只有直接使用晶体管才能完成，这时就需要使用三极管来搭建电路了。结尾模电课程的介绍到此为止。但是我想说的是，模拟电路是一门非常复杂的学科，涉及的知识远不止书上的那些。书上都是按照工作原理大致介绍，简化了很多难以理解但实际中必须考虑的问题，因此实际电路和书上的差距非常之大。比如模电书中用运放搭建的三角波发生器，用于实际电路十有八九不能工作。不过实际电路的主要原理和书中描述是一致的。因此设计模拟电路往往需要大量的经验，有很多东西甚至难以解释无法计算得出。

时间：2019-04-01 关键词：数字电路二极管电源技术解析
高速数字电路的串音现象研究

摘要：在数字信号的高速传输中，信号完整性的问题已越来越受到硬件工程师的高度关注。串音现象是信号完整性的问题之一，随着印刷电路板的布线密度增加，尤其是长距离并行线的布局，更容易发生串音现象。从上升沿时间、跨分割平面、传输模式、中间保护线是否接地四个方面阐述了影响串音的因素，并提出了相应的解决方法。关键词: 高速数字电路; 信号完整性; 串音; 串音抑制在当今飞速发展的电子设计领域，高速化和小型化已经成为设计的必然趋势。与此同时，信号频率的提高、电路板的尺寸变小、布线密度加大、板层数增多而导致的层间厚度减小等因素，则会引起各种信号完整性问题。因此，在进行高速板级设计时必须考虑到信号完整性问题，掌握信号完整性理论，进而指导和验证高速PCB 的设计。在所有的信号完整性问题中，串扰现象是非常普遍的。串扰可能出现在芯片内部，也可能出现在电路板、连接器、芯片封装以及线缆上[1]。所以分析串音现象产生的机理以及提出相应的防范措施对于硬件工程师来说具有实际的指导意义，本文正是基于此目的进行研究的。1 串音产生的机理常见的电子电路中，所处理的信号的波长远大于实际电路的物理尺寸，因此PCB上的信号线都被认为是理想的互连线，这在工作频率不高时可以得到足够精度的近似。然而电路工作频率变高时，即工作波长与传输线尺度大小差不多时，以集总模式来描述电路的行为其误差相当大，因此必须以分布参数模式来考虑电路的行为。分布参数模式的做法是将传输线分成很小的片段，每一小片段可用电阻、电容及电感代表小片段的电路行为，将每一小片段整合起来即为整个电路行为。当高频电流通过传输线时，导线将产生热耗，这表明导线具有分布电阻；由于导线间绝缘不完善而存在漏电流，这表明沿线处有分布电导；电流通过导线，在周围产生磁场，即导线存在分布电感；两导线间存在电位差，其间产生电场，则表明导线间存在分布电容。串音是一种信号干扰现象，发生于相邻信号线间的电磁耦合，这样就会影响到彼此之间原来信号的大小。相邻的信号之间形成互感与分布电容，电磁耦合就是通过互感或者分布电容将能量转移到彼此临近的信号线上。串音依发生位置可以分为近端串音(near-end crosstalk)和远端串音(far-end crosstalk）。图1为两传输线发生串音的示意图及其等效电路图,两平行线长度为L，驱动线上传送一正沿的脉冲波，假定在X点经由互容和互感会在受干扰线上造成不必要的噪声干扰。驱动线在X点通过分布电容Cm产生一个电流IC流经受到干扰的导线上，此电流将分成两个大小相等方向相反的电流向受干扰线的两个端点流去,而驱动线在X点也通过互感M产生一个电流IL流到受干扰线上,此电流在受干扰线上的方向因楞次定律其方向将与驱动线上的电流方向相反。因此在受干扰线上将有IC-IL的电流流向远端,并且会有IC+IL的电流流向近端。2 串音仿真及结果分析选取FR4为基材的PCB板,介电常数εr=4.2,板厚h=0.8 mm, 耗散因子TanD=0.02；线宽W=1.5 mm,线厚T=0.04 mm, 线长L=112 mm，其中耦合线长为50 mm, 线材的电导率σ=5.8E007。仿真的具体方法是先在HFSS中建立传输线模型,从HFSS中导出S参数文件（*SNP），然后再把S参数模型导入ADS在时域中求得近端及远端串音,如图2所示。在电路仿真中使用50 Ω的电阻进行端接是为了消除末端反射。2.1上升沿时间对串音的影响选取5个上升沿时间分别为100 ps、200 ps、300 ps 400 ps和500 ps 来分析上升沿时间对串音影响的程度。图3是近远端c串扰的波形图。从数据表1中可以看到，随着上升沿时间的增大，近端及远端的串音都有减少，但远端串音的减少幅度比较大，造成这一现象主要是上升沿时间与信号的传播延迟有关。由于与串扰相关的电场大部分穿过的是空气，而不是其他介质材料，导致容性串扰比感性串扰小，从而导致远端串扰为负数[2]。数字脉冲沿传输线传播，其上升沿和下降沿将不断地在相邻传输线上感应出噪声。在图4中，驱动线上发送一个信号边沿时，与此同时，近远端产生串音并向相应的方向传播。当信号边沿在TD时刻(TD是传输线的时延)到达驱动线的远端时，驱动信号和远端串扰到达端接电阻。但是，就在信号端接前，被感应传输线上感应出近端串扰，这是最后的串扰分量，直到2TD时刻才会到达近端。这是因为，该串扰始于0时刻，持续时间为2TD（对应于传输线电气长度的两倍）。此外，远端串扰发生在TD时刻，持续时间约等于信号的上升/下降时间。2.2 跨不连续地平面对串音的影响　　在地平面上开一个宽w=32 mm、间隙d=3 mm的槽, 如图5所示。为证明开槽的大小对串扰的影响程度，加大槽的宽度从32 mm~52 mm进行对比，串扰的变化程度如图6所示。从上面的图形可以看出，地平面上的槽开得越宽，近端和远端的串扰就越严重，产生这一现象的主要原因是传输线的特性阻抗发生了改变。在开槽区域，传输线到地的电容减小而电感量增加从而导致传输线在开槽区域具有较高的特性阻抗进而导致阻抗不连续。正常情况下，信号线的返回路径就在信号线正下方的区域内，然而一旦地平面上有开槽就将使返回路径加大,如图7所示，能量的大部分在槽的边沿处被反射回去，这样就很容易引起线间的噪声[4]。2.3 驱动模式对串音的影响差模与共模的走线其电磁作用的方式是不同的，这两种传输模式的传输线之间的寄生电感与电容的参数也会不一样，这些参数会影响到串扰噪声大小，取上升沿时间Trise=0.3 ns，仿真示意图如图8所示。由于信号完整性直接依赖于信号源阻抗和传输线阻抗，而且事实上信号耦合程度和开关模式会使走线的有效特性阻抗发生改变，所以耦合程度和驱动模式将影响串扰噪声的性质[3]。2.4 中间保护线是否接地对串音的影响中间保护线不接地、两端接地以及每隔1/4波长接地三种情况来观察其对串音影响的大小，如图9所示。从仿真图10的结果来看，在信号线之间加保护线但又不接地将起不到屏蔽或减小串扰的作用，这主要是因为其中一根信号线产生的反射串扰到中间保护线，而保护线是开路的没有正常地端接起来，所以中间保护线把反射串扰的能量再次耦合到另一根信号线上，因此导致传输线之间的串扰增加。而若保护线接地，则大部分反射串扰就会流向地平面，从而减小信号线之间的串扰耦合，若要严格防止串扰，就要把保护线每隔1/4波长打接地孔[5]，这种接地方式屏蔽效果最好的。串音现象在硬件系统中是难以完全消除的，只能设法减小。本文只列出四种影响串音的因素，实际上影响串音的因素很多。通过对这些因素的仿真分析，可以得到如下几种减小串音的方法： (1) 用平面作为返回路径,尽量不要跨分割平面走线。 (2) 在布线空间允许的条件下，尽可能增加信号线之间的间距。一般使线间距大于线宽三倍以上。可以使串音控制在5%以内，这是个经验法则。 (3) 如果串扰要求严格，信号隔离度要求比较高时，可以采用信号线中间防护布线，但是一定要在保护线两端或者整条线有多处接地孔。 (4) 尽量减小信号线的耦合长度。 (5) 良好的阻抗匹配可以大幅度减小串扰反射。 (6) 使用介电常数低的基板,使用较小介电常数的材料可以使布线间距相同时的串扰减小，或者对相同的串扰指标可以使其布线间距更小[6]。参考文献[1] BOGATIN E. 信号完整性分析[M].李玉山,李丽平,译. 北京:电子工业出版社,2006.[2] HALL S H, HALL G W, MCCALL J A. 高速数字系统设计互连理论和设计实践手册[M]. 伍微,译. 北京:机械工业出版社,2006.[3] JOHNSON H, GRAHAM M.高速数字设计[M].沈文,朱来文,陈宏伟,等译. 北京: 电子工业出版社, 2007.[4] LAWDAY G, IRELAND D, EDLUND G. A signal integrity engineer’s companion[M]. Prentice Hall.2008.[5] MBAIRI F D,Siebert WP, Hesselbom H. On the problem of using guard traces for high frequency differential lines crosstalk reduction[J]. IEEE Transactions on Components and Backaging Technologies, 2007,30(1):67-74.[6] 吴昊，陈少昌，王杰玉.高速数字系统的串扰问题分析[J].现代电子技术，2009,32(1):170-173.

时间：2019-02-21 关键词：电路设计数字电路现象串音
数字电路PCB的EMI控制技术

随着IC器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高,电子产品中的EMI问题也更加严重。从系统设备EMC/EMI设计的观点来看,在设备的PCB设计阶段处理好EMC/EMI问题,是使系统设备达到电磁兼容标准最有效、成本最低的手段。本文介绍数字电路PCB设计中的EMI控制技术。一、EMI的产生及抑制原理EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。EMI的危害表现为降低传输信号质量，对电路或设备造成干扰甚至破坏，使设备不能满足电磁兼容标准所规定的技术指标要求。为抑制EMI，数字电路的EMI设计应按下列原则进行：●根据相关EMC/EMI技术规范,将指标分解到单板电路,分级控制。●从EMI的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制，使电路有平坦的频响，保证电路正常、稳定工作。●从设备前端设计入手,关注EMC/EMI设计,降低设计成本。二、数字电路PCB的 EMI控制技术在处理各种形式的EMI时，必须具体问题具体分析。在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。1．器件选型在进行EMI设计时，首先要考虑选用器件的速率。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。EMI的辐射强度与频率的平方成正比，最高EMI频率（fknee）也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee =0.35/Tr (其中Tr为器件的信号上升时间)这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。当EMI较高时,电路容易丧失正常的功能。因此,在器件选型上，在保证电路性能要求的前提下,应尽量使用低速芯片，采用合适的驱动/接收电路。另外，由于器件的引线管脚都具有寄生电感和寄生电容，因此在高速设计中，器件封装形式对信号的影响也是不可忽视的，因为它也是产生EMI辐射的重要因素。一般地,贴片器件的寄生参数小于插装器件，BGA封装的寄生参数小于QFP封装。2．连接器的选择与信号端子定义连接器是高速信号传输的关键环节,也是易产生EMI的薄弱环节。在连接器的端子设计上可多安排地针,减小信号与地的间距,减小连接器中产生辐射的有效信号环路面积,提供低阻抗回流通路。必要时,要考虑将一些关键信号用地针隔离。随着IC器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高,电子产品中的EMI问题也更加严重。从系统设备EMC/EMI设计的观点来看,在设备的PCB设计阶段处理好EMC/EMI问题,是使系统设备达到电磁兼容标准最有效、成本最低的手段。本文介绍数字电路PCB设计中的EMI控制技术。一、EMI的产生及抑制原理EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。EMI的危害表现为降低传输信号质量，对电路或设备造成干扰甚至破坏，使设备不能满足电磁兼容标准所规定的技术指标要求。为抑制EMI，数字电路的EMI设计应按下列原则进行：●根据相关EMC/EMI技术规范,将指标分解到单板电路,分级控制。●从EMI的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制，使电路有平坦的频响，保证电路正常、稳定工作。●从设备前端设计入手,关注EMC/EMI设计,降低设计成本。二、数字电路PCB的 EMI控制技术在处理各种形式的EMI时，必须具体问题具体分析。在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。1．器件选型在进行EMI设计时，首先要考虑选用器件的速率。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。EMI的辐射强度与频率的平方成正比，最高EMI频率（fknee）也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee =0.35/Tr (其中Tr为器件的信号上升时间)这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。当EMI较高时,电路容易丧失正常的功能。因此,在器件选型上，在保证电路性能要求的前提下,应尽量使用低速芯片，采用合适的驱动/接收电路。另外，由于器件的引线管脚都具有寄生电感和寄生电容，因此在高速设计中，器件封装形式对信号的影响也是不可忽视的，因为它也是产生EMI辐射的重要因素。一般地,贴片器件的寄生参数小于插装器件，BGA封装的寄生参数小于QFP封装。2．连接器的选择与信号端子定义连接器是高速信号传输的关键环节,也是易产生EMI的薄弱环节。在连接器的端子设计上可多安排地针,减小信号与地的间距,减小连接器中产生辐射的有效信号环路面积,提供低阻抗回流通路。必要时,要考虑将一些关键信号用地针隔离。3．叠层设计在成本许可的前提下，增加地线层数量，将信号层紧邻地平面层可以减少EMI辐射。对于高速PCB，电源层和地线层紧邻耦合，可降低电源阻抗，从而降低EMI。4．布局根据信号电流流向，进行合理的布局，可减小信号间的干扰。合理布局是控制EMI的关键。布局的基本原则是：●模拟信号易受数字信号的干扰,模拟电路应与数字电路隔开；●时钟线是主要的干扰和辐射源,要远离敏感电路,并使时钟走线最短；●大电流、大功耗电路尽量避免布置在板中心区域，同时应考虑散热和辐射的影响；●连接器尽量安排在板的一边，并远离高频电路；●输入/输出电路靠近相应连接器,去耦电容靠近相应电源管脚；●充分考虑布局对电源分割的可行性，多电源器件要跨在电源分割区域边界布放，以有效降低平面分割对EMI的影响；●回流平面（路径）不分割。5．布线●阻抗控制:高速信号线会呈现传输线的特性,需要进行阻抗控制，以避免信号的反射、过冲和振铃，降低EMI辐射。●将信号进行分类，按照不同信号（模拟信号、时钟信号、I/O信号、总线、电源等）的EMI辐射强度及敏感程度，使干扰源与敏感系统尽可能分离，减小耦合。●严格控制时钟信号(特别是高速时钟信号)的走线长度、过孔数、跨分割区、端接、布线层、回流路径等。●信号环路，即信号流出至信号流入形成的回路，是PCB设计中EMI控制的关键，在布线时必须加以控制。要了解每一关键信号的流向，对于关键信号要靠近回流路径布线,确保其环路面积最小。对低频信号,要使电流流经电阻最小的路径；对高频信号,要使高频电流流经电感最小的路径,而非电阻最小的路径(见图1)。对于差模辐射,EMI辐射强度(E)正比于电流、电流环路的面积以及频率的平方。(其中I是电流、A是环路面积、f是频率、r是到环路中心的距离,k为常数。)因此当最小电感回流路径恰好在信号导线下面时,可以减小电流环路面积,从而减少EMI辐射能量。●关键信号不得跨越分割区域。●高速差分信号走线尽可能采用紧耦合方式。●确保带状线、微带线及其参考平面符合要求。●去耦电容的引出线应短而宽。●所有信号走线应尽量远离板边缘。●对于多点连接网络，选择合适的拓扑结构，以减小信号反射，降低EMI辐射。6．电源平面的分割处理●电源层的分割在一个主电源平面上有一个或多个子电源时,要保证各电源区域的连贯性及足够的铜箔宽度。分割线不必太宽,一般为20～50mil线宽即可,以减少缝隙辐射。●地线层的分割地平面层应保持完整性,避免分割。若必须分割，要区分数字地、模拟地和噪声地,并在出口处通过一个公共接地点与外部地相连。为了减小电源的边缘辐射,电源/地平面应遵循20H设计原则，即地平面尺寸比电源平面尺寸大20H（见图2），这样边缘场辐射强度可下降70% 。三、EMI的其它控制手段1. 电源系统设计●设计低阻抗电源系统，确保在低于fknee频率范围内的电源分配系统的阻抗低于目标阻抗。●使用滤波器，控制传导干扰。●电源去耦。在EMI设计中,提供合理的去耦电容，能使芯片可靠工作，并降低电源中的高频噪声，减少EMI。由于导线电感及其它寄生参数的影响，电源及其供电导线响应速度慢，从而会使高速电路中驱动器所需要的瞬时电流不足。合理地设计旁路或去耦电容以及电源层的分布电容,能在电源响应之前，利用电容的储能作用迅速为器件提供电流。正确的电容去耦可以提供一个低阻抗电源路径，这是降低共模 EMI的关键。2. 接地接地设计是减少整板EMI的关键。●确定采用单点接地、多点接地或者混合接地方式。●数字地、模拟地、噪声地要分开,并确定一个合适的公共接地点。●双面板设计若无地线层,则合理设计地线网格很重要,应保证地线宽度>电源线宽度>信号线宽度。也可采用大面积铺地的方式,但要注意在同一层上的大面积地的连贯性要好。●对于多层板设计,应确保有地平面层,减小共地阻抗。3. 串接阻尼电阻在电路时序要求允许的前提下，抑制干扰源的基本技术是在关键信号输出端串入小阻值的电阻，通常采用22～33Ω的电阻。这些输出端串联小电阻能减慢上升/下降时间并能使过冲及下冲信号变得较平滑，从而减小输出波形的高频谐波幅度，达到有效地抑制EMI的目的。4．屏蔽●关键器件可以使用EMI屏蔽材料或屏蔽网。●对关键信号的屏蔽，可以设计成带状线或在关键信号的两侧以地线相隔离。5．扩频扩展频谱（扩频）的方法是一种新的降低EMI的有效方法。扩展频谱是将信号进行调制,把信号能量扩展到一个比较宽的频率范围上。实际上,该方法是对时钟信号的一种受控的调制,这种方法不会明显增加时钟信号的抖动。实际应用证明扩展频谱技术是有效的,可以将辐射降低7到20dB。6．EMI分析与测试●仿真分析完成PCB布线后,可以利用EM I仿真软件及专家系统进行仿真分析,模拟EMC/EMI环境，以评估产品是否满足相关电磁兼容标准要求。●扫描测试利用电磁辐射扫描仪,对装联并上电后的机盘扫描,得到PCB中电磁场分布图(如图3,图中红色、绿色、青白色区域表示电磁辐射能量由低到高),根据测试结果改进PCB设计。四、结语随着新的高速芯片的不断开发与应用，信号频率也越来越高，而承载它们的PCB板可能会越来越小。PCB设计将面临更加严峻的EMI挑战，唯有不断探索、不断创新，才能使PCB板的EMC/EMI设计取得成功。

时间：2019-02-14 关键词： PCB 电路设计技术数字电路 emi
掌握数字电路的引脚特征

;;;;;; 数字集成电路在电路图中通常以分散画法的形式出现，即一块集成电路中的若干个功能单元，以逻辑符号的图形分布在电路图中的不同位置上。这是数字电路与模拟电路在电路图表现形式上的显著区别。;;; 分析数字电路，ZL50000DP 一般只需要掌握逻辑单元的功能，而不必去研究逻辑单元内部的电路。因此，熟识数字逻辑单元的符号和数字集成电路引脚的特征，能够帮助我们正确看懂数字电路图。;;; (1)数字集成电路引脚的作用;;; 数字集成电路引脚的主要作用是建立集成电路内部电路与外围电路的连接点，只有通过引脚与外围电路建立联系，数字电路才能发挥其功能，包括三方面的情况：一是通过引脚使数字电路之间、数字电路与其他电路之间建立有机的逻辑关系；二是通过引脚为数字集成电路提供工作电源；三是通过引脚为数字电路提供输入信号，并引出数字电路处理后的输出信号。;;; 所以，识别和掌握数字集成电路各引脚的作用和功能，是看懂和分析含有数字集成电路电路图的有效方法。;;; 各种数字集成电路功能不同，决定了它们的引脚也不尽相同，但是电源引脚、接地引脚、输入端和输出端引脚则是大多数数字集成电路所必有的。;;; (2)电源引脚;;; 电源引脚的作用是为数字集成电路引入直流工作电压。数字集成电路一般采用单电源供电，即采用单一的正直流电压作为工作电压。数字集成电踣具有一个电源引脚，电路图中有时在电源引脚旁标注有“VDD”字符，如图8-24所示。;;;;;;;;;;;;;;;;;;;;;;; ;;; 电源引脚的外电路具有明显的特征。一是电源引脚直接与相应的电源电路的输出端相连接。二是电源引脚与地之间一般都接有大容量的电源滤波电容，如图8-24所示中的C1。;;; 电路图中有些数字集成电路可能有多个引脚接电源，这些引脚中有些并非是真正的电源引脚，而是逻辑功能的需要，主要有以下三种情况：;;; 一是有些数字集成电路内部包含有若干个互相独立的门电路或触发器，对于其中多余不用的门电路或触发器，往往将它们的输入端接正电源，如图8-25所示。;;;;;;;;;;;;;;;;;;; ;;; 二是与门、与非门多余不用的输入端，应接正电源以保证其逻辑功能正常，如图8-26所示。;;;;;;;;;;;;;;;;; ;;; 三是触发器、计数器、译码器、寄存器等数字电路中，不使用的“0”电平有效的控制端，应接正电源以保证其逻辑功能正常，如图8-27所示。;;;; ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;; ;;;; (3)接地引脚;;; 接地引脚的作用是将数字集成电路内部的地线与外电路的地线连通。数字集成电GN般具有～个接地引脚，电路图中有时在接地引脚旁标注有“GND”字符，如图8-24所示。;;; 接地引脚外龟路的明显特征是直接与电路图中的地线相连接，或者直接绘有接地符号。;;; 电路图中有些集成电路可能有多个引脚接地，主要有以下3种情况。;;; 一是有些数字集成电路内部包含有若干个互相独立的门电路或触发器’对于其8-28不用的门电路或触发器，往往将它们的输入端接地，如图8—28所示。;;;;;;;;;;;;;;;;;;;;; ;;; 二是或门、8-29门多余不用的输入端，应接地以保证其逻辑功能正常，如图8—29所示。;;;;;;;;;;;;;;;;;;; ;;; 三是触发器、计数器、译码器、寄存器等数字电路，不使用的8-30电平有效的控制端，应接地以保证其逻辑功能正常，如图8—30所示。;;;;;;;;;;;;;;;;;;;;;;;

时间：2019-02-12 关键词：电路设计数字电路引脚特征
想成为单片机高手？只需这三步

第一步：基础理论知识学习基础理论知识包括模拟电路、数字电路和C语言知识。模拟电路和数字电路属于抽象学科，要把它学好还得费点精神。在你学习单片机之前，觉得模拟电路和数字电路基础不好的话，不要急着学习单片机，应该先回顾所学过的模拟电路和数字电路知识，为学习单片机加强基础。否则，你的单片机学习之路不仅会很艰难和漫长，还可能半途而废。笔者始终认为，扎实的电子技术基础是学好单片机的关键，直接影响单片机学习入门的快慢。有些同学觉得单片机很难，越学越复杂，最后学不下去了。有的同学看书时似乎明白了，可是动起手来却一塌糊涂，究其原因就是电子技术基础没有打好，首先被表面知识给困惑了。单片机属于数字电路，其概念、术语、硬件结构和原理都源自数字电路，如果数字电路基础扎实，对复杂的单片机硬件结构和原理就能容易理解，就能轻松地迈开学习的第一步，自信心也会树立起来。相反，基础不好，这个看不懂那个也弄不明白，越学问题越多，越学越没有信心。如果你觉得单片机很难，那就应该先放下单片机教材，去重温数字电路，搞清楚触发器、寄存器、门电路、COMS电路、时序逻辑和时序图、进制转换等理论知识。理解了这些知识之后再去看看单片机的结构和原理，我想你会大彻大悟，信心倍增。模拟电路是电子技术最基础的学科，她让你知道什么是电阻、电容、电感、二极管、三极管、场效应管、放大器等等以及它们的工作原理和在电路中的作用，这是学习电子技术必须掌握的基础知识。一般是先学习模拟电路再去学习数字电路。扎实的模拟电路基础不仅让你容易看懂别人设计的电路，而且让你的设计的电路更可靠，提高产品质量。 C语言知识并不难，没有任何编程基础的人都可以学，在我看来，初中生、高中生、中专生、大学生都能学会。当然，数学基础好、逻辑思维好的人学起来相对轻松一些。C语言需要掌握的知识就那么3个条件判断语句、3个循环语句、3个跳转语句和1个开关语句。别小看这10个语句，用他们组合形成的逻辑要多复杂有多复杂。学习时要一条语句一条语句的学，学一条活用一条，全部学过用过这些关键语句后，相信你的C基础建立了。当基础打好以后，你会感觉到单片机不再难学了，而且越学越起劲。当单片机乖乖的依照你的逻辑思维和算法去执行指令，实现预期控制效果的时候，成就感会让你信心十足、夜以续日、废寝忘食的投入到单片机的世界里。可以这么说，扎实的电子技术基础和C语言基础能增强学习单片机信心，较快掌握单片机技术。第二步：单片机实践这是真正学习单片机的过程，既让人兴奋又让人疲惫，既让人无奈又让人不服，既让人孤独又让人充实，既让人气愤又让人欣慰，既有失落感又有成就感。其中的酸甜苦辣只有学过的人深有体会。思想上要有刻苦学习的决心，硬件上要有一套完整的学习开发工具，软件上要注重理论和实践相结合。 1.有刻苦学习的决心首先，明确学习目的。先认真回答两个问题：我学单片机来做什么?需要多长时间把它学会?这是你学单片机的动力。没有动力，我想你坚持不了多久。其次，端正学习心态。单片机学习过程是枯燥乏味、孤独寂寞的过程。要知道，学习知识没有捷径，只有循序渐进，脚踏实地，一步一个脚印，才能学到真功夫。再次，要多动脑勤动手。单片机的学习具有很强的实践性，是一门很注重实际动手操作的技术学科。不动手实践你是学不会单片机的。最后，虚心交流。在单片机学习过程中每个人都会遇到无数不能解决的问题，需要你向有经验的过来人虚心求教，否则，一味的自己埋头摸索会走许多弯路，浪费很多时间。 2.有一套完整的学习开发工具学习单片机是需要成本的。必须有一台电脑、一块单片机开发板(如果开发板不能直接下载程序代码的话还得需要一个编程器)、一套视频教程、一本单片机教材和一本C语言教材。电脑是用来编写和编译程序，并将程序代码下载到单片机上;开发板用来运行单片机程序，验证实际效果;视频教程就是手把手教你单片机开发环境的使用、单片机编程和调试。对于单片机初学者来说，视频教程必须看，要不然，哪怕把教材看了几遍，还是不知道如何下手，尤其是院校里的单片机教材，学了之后，面对真正的单片机时可能还是束手无策;单片机教材和C语言教材是理论学习资料，备忘备查。不要为了节约成本不用开发板而光用Protur软件仿真调试，这和纸上谈兵没什么区别。 3. 要注重理论和实践相结合单片机C语言编程理论知识并不深奥，光看书不动手也能明白。但在实际编程的时候就没那么简单了。一个程序的形成不仅需要有C语言知识，更多需要融入你个人的编程思路和算法。编程思路和算法决定一个程序的优劣，是单片机编程的大问题，只有在实际动手编写的时候才会有深切的感悟。一个程序能否按照你的意愿正常运行就要看你的思路和算法是否正确、合理。如果程序不正常则要反复调试(检查、修改思路和算法)，直到成功。这个过程耗时、费脑、疲精神，意志不坚强者往往被绊倒在这里半途而废。学习编写程序应该按照以下过程学习，效果会更好。看到例程题目先试着构思自己的编程思路，然后再看教材或视频教程里的代码，研究人家的编程思路，注意与自己思路的差异;接下来就照搬人家的思路亲自动手编写这个程序，领会其中每一条语句的作用;对有疑问的地方试着按照自己的思路修改程序，比较程序运行效果，领会其中的奥妙。每一个例程都坚持按照这个过程学习，你很快会找到编程的感觉，取其精华去其糟粕，久而久之会形成你独特的编程思想。当然，刚开始，看别人的程序源代码就像看天书一样，只要硬着头皮看，看到不懂的关键字和语句就翻书查阅、对照。只要能坚持下来，学习收获会事半功倍。在实践过程中不仅要学会别人的例程，还要在别人的程序上改进和拓展，让程序产生更强大的功能。同时，还要懂得通过查阅芯片数据手册(DATASHEET)里有关芯片命令和数据的读写时序来核对别人例程的可靠性，如果你觉得例程不可靠就把它修改过来，成为是你自己的程序。不仅如此，自己应该经常找些项目来做，以巩固所学的知识和积累更多的经验。第三步：单片机硬件设计当编写自己的程序信手拈来、阅读别人的程序能够发现问题的时候，说明你的单片机编程水平相当不错了。接下来就应该研究的硬件了。硬件设计包括电路原理设计和PCB板设计。学习做硬件要比学习做软件麻烦，成本更高，周期更长。但是，学习单片机的最终目的是做产品开发----软件和硬件相结合形成完整的控制系统。所以，做硬件也是学习单片机技术的一个必学内容。电路原理设计涉及到各种芯片的应用，而这些芯片外围电路的设计、典型应用电路和与单片机的连接等在芯片数据手册(DATASHEET)都能找到答案，前提是要看得懂全英文的数据手册。否则，照搬别人的设计永远落在别人的后面，你做的产品就没有创意。电子技术领域的第一手资料(DATASHEET)都是英文，从第一手资料里你所获得的知识可能是在教科书、网络文档和课外读物等所没有的知识。虽然有些资料也都是在DATASHEET的基础上撰写的，但内容不全面，甚至存在翻译上的遗漏和错误。当然，阅读DATASHEET需要具备一定的英文阅读能力，这也是阻碍单片机学习者晋级的绊脚石。良好的英文阅读能力能让你在单片机技术知识的海洋里自由遨游。做PCB板就比较简单了。只要懂得使用Protel软件或 AltimDesigner软件就没问题了。但要想做的板子布局美观、布线合理还得费一番功夫了。娴熟的单片机C语言编程、会使用Protel软件或 AltimDesigner软件设计PCB板和具备一定的英文阅读能力，你就是一个遇强则强的单片机高手了。

时间：2019-01-25 关键词：数字电路单片机模拟电路
PCB印刷电路板设计高频布线的技巧

(1)高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。 (2)高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折，满足这一要求可以减少高频信号对外的发射和相互间的耦合。 (3)高频电路器件管脚间的引线越短越好。 (4)高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好，据测，一个过孔可带来约0.5 pF的分布电容，减少过孔数能显著提高速度。 (5)高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免，但是在相邻的两个层，走线的方向务必取为相互垂直。 (6)对特别重要的信号线或局部单元实施地线包围的措施，即绘制所选对象的外轮廓线。利用此功能，可以自动地对所选定的重要信号线进行所谓的“包地”处理，当然，把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益。 (7)各类信号走线不能形成环路，地线也不能形成电流环路。 (8)每个集成电路块的附近应设置一个高频去耦电容。 (9)模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠，在电路原理图上对它一般不予表达，由此形成的网络表(netlist)就不包含这类元件，布线时就会因此而忽略它的存在。针对此现实，可在原理图中把它当做电感，在PCB元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合点的合适位置上。 (10)模拟电路与数字电路应分开布置，独立布线后应单点连接电源和地，避免相互干扰。 (11)DSP、片外程序存储器和数据存储器接入电源前，应加滤波电容并使其尽量靠近芯片电源引脚，以滤除电源噪声。另外，在DSP与片外程序存储器和数据存储器等关键部分周围建议屏蔽，可减少外界干扰。 (12)片外程序存储器和数据存储器应尽量靠近DSP芯片放置，同时要合理布局，使数据线和地址线长短基本保持一致，尤其当系统中有多片存储器时要考虑时钟线到各存储器的时钟输入距离相等或可以加单独的可编程时钟驱动芯片。对于DSP系统而言，应选择存取速度与DSP相仿的外部存储器，不然DSP的高速处理能力将不能充分发挥。DSP指令周期为纳秒级，因而DSP硬件系统中最易出现的问题是高频干扰，因此在制作DSP硬件系统的印制电路板(PCB)时，应特别注意对地址线和数据线等重要信号线的布线要做到正确合理。布线时尽量使高频线短而粗，且远离易受干扰的信号线，如模拟信号线等。当DSP周围电路较复杂时，建议将DSP及其时钟电路、复位电路、片外程序存储器、数据存储器制作成最小系统，以减少干扰。 (13)当本着以上原则，熟练设计工具的使用技巧以后，经过手工布线完成后，高频电路为了提高系统的靠性和可生产性，一般都需要利用高级的PCB仿真软件进行仿真。限于篇幅本文不对具体的仿真做详细介绍，但给大家的建议是如果有条件一定要对系统做仿真，这里给对几个基本的概念。给大家做一个基本的说明。什么是电磁干扰(EMI)和电磁兼容性(EMC)? 电磁干扰(Electromagnetic InteRFerence)有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。什么是信号完整性(signal integrity)? 信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。什么是反射(reflecTIon)? 反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。什么是串扰(crosstalk)? 串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。什么是过冲(overshoot)和下冲(undershoot)? 过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误操作)。什么是振荡(ringing)和环绕振荡(rounding)? 振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。什么是地电平面反弹噪声和回流噪声? 在电路中有大的电流涌动时会引起地平面反弹噪声(简称为地弹)，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面(0V)上产生电压的波动和变化，这个噪声会影响其他元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。由于地电平面(包括电源和地)分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。在时域(TIme domain)和频域(frequency domain)之间有什么不同? 时域(TIme domain)是以时间为基准的电压或电流的变化的过程，可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、下冲(undershoot)以及建立时间(settling TImes)。频域(frequency domain)是以频率为基准的电压或电流的变化的过程，可以用频谱分析仪观察到。它通常用于波形与FCC和其他EMI控制限制之间的比较。什么是阻抗(impedance)? 阻抗是传输线上输入电压对输入电流的比值(Z0=V/I)。当一个源送出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它的改变，在这里TD是线的延时(delay)。什么是建立时间(settling time)? 建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。什么是管脚到管脚(pin-to-pin)的延时(delay)? 管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%，最小延时发生在当输出第一个越过给定的阈值(threshold)，最大延时发生在当输出最后一个越过电压阈值(threshold)，测量所有这些情况。什么是偏移(skew)? 信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。什么是斜率(slew rate)? Slew rate就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范 (如PCI)状态在两个电压之间，这就是斜率(slew rate)，它是可以测量的。什么是静态线(quiescent line)? 在当前的时钟周期内它不出现切换。另外也被称为 “stuck-at” 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。什么是假时钟(false clocking)? 假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。什么是IBIS模型? IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。 IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作。 (1)获取有关芯片驱动器和接收器的原始信息源; (2)获取一种将原始数据转换为IBIS格式的方法; (3)提供用于仿真的可被计算机识别的布局布线信息; (4)提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。 IBIS是一种简单直观的文件格式，很适合用于类似于Spice(但不是Spice，因为IBIS文件格式不能直接被Spice工具读取)的电路仿真工具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。 IBIS提供两条完整的V-I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V-I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。什么是SPICE模型? SPICE是Simulation Program with Integrated Circuit Emphasis的缩写。硬件调试技巧硬件调试时应该注意的一些问题。如在硬件调试前，应先对电路板进行细致的检查，观察有无短路或断路情况(由于DSP的PCB板布线一般较密、较细，这种情况发生的概率还是比较高的)。加电后，应用手感觉是否有些芯片特别热。如果发现有些芯片烫得厉害，需立即掉电重新检查电路。排除故障后，接着就应检查晶体是否振荡，复位是否正确可靠。然后用示波器检查DSP的CLK-OUT1和CLK-OUT2引脚的信号是否正常，若正常则表明DSP本身工作基本正常。 (1)保证电源的稳定可靠在DSP硬件系统调试前，应确保给实验板供电的电源有良好的恒压恒流特性。尤其要注意的是，DSP的入口电压应保持在5.0V±0.05V。电压过低，则通过JTAG接口向Flash写入程序时，会出现错误提示;电压过高，则会损坏DSP芯片。 (2)利用仿真软件排除硬件故障在完成对电路板的检查后，就可通过仿真软件来调试程序。由于仿真时，程序代码下载到目标系统中的片外程序存储器，因而通过仿真软件可以比较容易地检查出一些硬件故障。在上电后，若仿真软件调试窗口始终无法调入程序，则有两种可能：① DSP芯片引脚存在断路或短路现象;②DSP 芯片损坏。倘若是第一次利用仿真软件调试程序，此时应对实验板断电，仔细检查DSP芯片各引脚的焊接情况。如果软件调试窗口曾正确调入程序，则可能是DSP芯片损坏。此时，可通过检测实验板的整板阻抗进一步判断DSP芯片是否受损。若整板阻抗急剧下降，可将给DSP芯片供电的电源线割断，检测DSP芯片的电阻。如果软件调试窗口可调入程序，但调入的程序局部出错，如对片外程序存储器或数据存储器操作的代码变成.word xxxx，此时可能是片外程序存储器或数据存储器出现故障。应仔细检查存储器是否存在短路或虚焊，若不存在则应进一步判断存储器是否受损。

时间：2019-01-15 关键词：电容电压数字电路电源技术解析
讲解：对EMC设计十分重要的电磁干扰分析和抑制措施！

电子电气产品在正常工作时，同时向周围空间辐射电磁骚扰，在辐射的骚扰场强往往在某些频率段超过限值将会影响周围电子设备和自身的正常工作。因此了解超标的原因和电磁发射和磁场干扰的抑制方法，对产品电磁兼容性(EMC)设计十分重要。 1. 电磁发射和磁场干扰的产生机理 1)电磁发射各种数字电路芯片和高频模拟电路芯片运行过程中，因PCB走线或产品各部分连线的设计不合理而产生天线效应，发出电磁波引起的射频干扰。当电磁波能量达到一定值时，将会影响周围电子设备和自身的正常工作。 2)磁场干扰产品内部的电源线和高频工作的电感性元件工作时产生的磁场通过辐射方式干扰产品运行，造成的工作紊乱。 2. 电子产品的电磁发射及其抑制在电子产品中，数字电路芯片端口信号跳变沿的频率可达数百兆赫兹，有些模拟电路信号频率达到兆赫兹以上，这些数字或模拟信号都可能通过导线传导干扰或向空中辐射干扰，影响电子设备自身并干扰其他电子设备。抑制电磁发射的基本措施有以下方法。 2.1 降低干扰信号的能量 1)在不影响产品整体工作性能的前提下，减小数字信号的跳变速率或降低数字信号的传输速度;2)采用贴片元件，缩短高频工作芯片的外引脚，减小传输高频信号走线的长度，可抑制天线效应，减少高频信号辐射能量。 2.2 隔离干扰信号的传播途径在电子设备中接地是抑制电磁噪声和防止电磁干扰重要方法之一。最简单有效的隔离方法是屏蔽，也称“屏蔽接地”，指为抑制干扰而采用的屏蔽层(体)的接地，以起到良好的抗干扰作用。常用的屏蔽有3种方法： 1)采用导磁金属材料外壳封装，外壳可靠接地(大地);2)容易产生高频辐射的局部电路或IC芯片加金属屏蔽罩，屏蔽罩接信号地;3)电路板中传输高速数字信号或高频模拟信号的走线两侧敷铜并接信号地，实现与其他信号线的隔离。 2.3 滤波滤波器既可抑制从电子设备引出的传导干扰，又能抑制从电网引入的传导干扰。EMI(电磁干扰)滤波器主要是用于抑制干扰的滤波器。EMI滤波器由线性元件电路组成，安装在电源线与电子设备之间。它可使电源频率通过，而阻止高频噪声通过，对提高设备的可靠性有重要作用。 1)直接在电路芯片电源引脚间接入去耦电容或去耦电阻电容，滤除通过电源走线进入芯片的高频干扰信号;2)在产品交流220 V电源输入端设置电源滤波器，防止产品工作时产生的高频干扰进入电网。 3. 电磁能量的干扰机理及其抑制干扰当电子产品中的高频导线(或铜排)中流过电流时，在导线周围产生的磁场;开关电源的高频变压器及一切电感元件在工作时必然产生的漏磁通。上述磁通穿过芯片或敏感电路模块，半导体中的带电粒子(电子和空穴)在磁场中受到洛伦兹力，偏离原来的运动方向，使芯片和模块的工作电流波形受磁场变化的调制而发生畸变，导致这些芯片或电路模块的正常工作受到干扰。信号电流总是在闭合回路中流动。当外部干扰磁通穿越闭合回路包围的面积时，会在闭合回路中感应电流，同样会造成电流波形畸变。抑制电磁能量干扰的基本措施有以下方法。 3.1 屏蔽干扰磁场方法最常用的抑制磁场辐射干扰的措施是采用导电或导磁材料屏蔽。 1)变化的干扰磁通穿过导电材料(如薄铜皮)时，会在其中产生涡流，并生成方向相反的磁通，可以削弱穿过导电屏蔽层的干扰磁通;2)高频变压器磁芯外包一层形成短路环的薄铜皮，可有效抑制变压器漏磁通外泄;3)用导磁材料(铁板或钢板)做设备的机箱，是整机磁屏蔽的常用方法。这种方法不仅可以抵抗外部干扰磁通进入电子设备，而且能避免内部磁通外泄。屏蔽材料导磁性越好，板越厚，机箱不易发生磁饱和，屏蔽效果也越好。 3.2 减小信号电流的回路面积减小信号电流回路面积的目的是减少穿越其中的干扰磁通。常用措施： 1)采用双绞线，使信号电流的去线和回线紧密绞合，可以缩小回包围的面积;2)用屏蔽线做外部引入的信号线。使用时将心线作为信号电流去线，铜丝编织的屏蔽层作为信号电流的回线，必须单端接信号地。这种方法的回路面积小于双绞线，屏蔽层还能实现磁场屏蔽;3)在保证绝缘安全的前提下，PCB中的信号线与地线尽量靠近以缩小信号电流回路包围的面积;4)选用PCB上的IC芯片和电路模块时，在保证电路功能的条件下，应尽量选用电源进线引脚和零伏线引脚靠近的封装;5)PCB设计时，在确保绝缘安全的前提下，使电源线和零伏线靠近布置。

时间：2018-12-03 关键词：数字电路电源技术解析
介绍数字电路中的三种触发器类型

数字时序电路中通常用到的触发器有三种：电平触发器、脉冲触发器和边沿触发器。今天给大家介绍一下这三种触发器，话不多说，直接入正题。 1. 电平触发器介绍数字电路中的三种触发器类型如上图所示就是电平触发器的逻辑结构图和图形符号图，只有CLK为高电平的时候才能接受输入信号，并按照输入信号将触发器输出置成相应的输出。它是由一个SR触发器和两个与非门组成，又称为同步SR触发器。 2. 脉冲触发器如上图所示，脉冲触发器由两个同样的电平触发SR触发器组成，其中左边的SR触发器成为主触发器，右边的称为从触发器，这个电路也称为主从SR触发器(Master-Slave SR Flip-Flop)。脉冲触发器的触发方式分为两步：第一步是在CLK=1时，主触发器接收输入端的信号，被置成相应状态，从触发器不动。第二步是CLK下降沿来的时候，从触发器按照主触发器的状态翻转。所以，Q和Q‘的输出状态改变发生在CLK的下降沿。它的图形符号如下所示： 3. 边沿触发器如上图所示是COMOS集成电路中主要采用的边沿触发器电路结构，其实是用两个利用CMOS传输门组成的电平触发D触发器。当CLK=0时，TG1导通TG2截止，TG3截止TG4导通。当CLK=1是，TG1截止TG2导通，TG3导通TG4截止. 边沿触发器的的次态仅取决于时钟信号的上升沿或者下降沿到达时输入的逻辑状态，而在这之前或者之后输入信号的变化都对触发器的输出状态没有影响。按照逻辑功能的不同特点，通常可以把时钟控制的触发器分为SR触发器，JK触发器，T触发器和D触发器等类型。触发器是数字设计中时序逻辑电路必不可少的单元，它使电路有了记忆功能。时序逻辑电路和组合逻辑电路的配合设计，使得数字电路拥有无限的可能!

时间：2018-11-14 关键词：数字电路电源技术解析
单片机电路与数字电路的抗干扰方法

形成干扰的基本要素有三个：　　(1)干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。　　(2)传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。　　(3)敏感器件，指容易被干扰的对象。如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。　　抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。(类似于传染病的预防)　　1、抑制干扰源　　抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。　　抑制干扰源的常用措施如下：　　(1)继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。　　(2)在继电器接点两端并接火花抑制电路(一般是RC串联电路，电阻一般选几K到几十K，电容选0.01uF)，减小电火花影响。　　(3)给电机加滤波电路，注意电容、电感引线要尽量短。　　(4)电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。　　(5)布线时避免90度折线，减少高频噪声发射。　　(6)可控硅两端并接RC抑制电路，减小可控硅产生的噪声(这个噪声严重时可能会把可控硅击穿的)。　　按干扰的传播路径可分为传导干扰和辐射干扰两类。　　所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加蔽罩。　　2、切断干扰传播路径的常用措施如下　　(1)充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感，要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。　　(2)如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离(增加π形滤波电路)。控制电机等噪声器件，在I/O口与噪声源之间应加隔离(增加π形滤波电路)。　　(3)注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。此措施可解决许多疑难问题。　　(4)电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源(如电机，继电器)与敏感元件(如单片机)远离。　　(5)用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时已考虑此要求。　　(6)单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。　　(7)在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显着提高电路的抗干扰性能。　　3、提高敏感器件的抗干扰性能　　提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复的方法。　　提高敏感器件抗干扰性能的常用措施如下：　　(1)布线时尽量减少回路环的面积，以降低感应噪声。　　(2)布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦合噪声。　　(3)对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。　　(4)对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整个电路的抗干扰性能。　　(5)在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路。　　(6)IC器件尽量直接焊在电路板上，少用IC座。　　接下来再说说在这方面的经验。　　软件方面：　　1、常将不用的代码空间全清成“0”，因为这等效于NOP，可在程序跑飞时归位；　　2、在跳转指令前加几个NOP，目的同1；　　3、在无硬件WatchDog时可采用软件模拟WatchDog，以监测程序的运行；　　4、涉及处理外部器件参数调整或设置时，为防止外部器件因受干扰而出错可定时将参数重新发送一遍，这样可使外部器件尽快恢复正确；　　5、通讯中的抗干扰，可加数据校验位，可采取3取2或5取3策略；　　6、在有通讯线时，如I^2C、三线制等，实际中我们发现将Data线、CLK线、INH线常态置为高，其抗干扰效果要好过置为低。　　硬件方面：　　1、地线、电源线的部线肯定重要了！　　2、线路的去偶；　　3、数、模地的分开；　　4、每个数字元件在地与电源之间都要104电容；　　5、在有继电器的应用场合，尤其是大电流时，防继电器触点火花对电路的干扰，可在继电器线圈间并一104和二极管，在触点和常开端间接472电容，效果不错！　　6、为防I/O口的串扰，可将I/O口隔离，方法有二极管隔离、门电路隔离、光偶隔离、电磁隔离等；　　7、当然多层板的抗干扰肯定好过单面板，但成本却高了几倍。　　8、选择一个抗干扰能力强的器件比之任何方法都有效，这点应该最重要。

时间：2018-11-13 关键词：数字电路单片机电路抗干扰方法