adpll

关注人关注

我要报错

全数字锁相环的设计及分析

1 引言锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路，即系统进入锁定状态(或同步状态)后，震荡器的输出信号与系统输入信号之间相差为零，或者保持为

数字电源
2018-08-27

电源技术解析 adpll vhdl语言全数字锁相环