当前位置：首页 > 上拉电阻
  • 51单片机P0口上拉电阻的阻值问题

    51单片机P0口上拉电阻的阻值问题

    如果是驱动led，那么用1K左右的就行了。如果希望亮度大一些，电阻可减小，最小不要小于200欧姆，否则电流太大;如果希望亮度小一些，电阻可增大，增加到多少呢，主要看亮度情况，以亮度合适为准，一般来说超过3K以上时，亮度就很弱了，但是对于超高亮度的LED，有时候电阻为10K时觉得亮度还能够用。通常就用1k的。 对于驱动光耦合器，如果是高电位有效，即耦合器输入端接端口和地之间，那么和LED的情况是一样的;如果是低电位有效，即耦合器输入端接端口和VCC之间，那么除了要串接一个1——4.7k之间的电阻以外，同时上拉电阻的阻值就可以用的特别大，用100k——500K之间的都行，当然用10K的也可以，但是考虑到省电问题，没有必要用那么小的。 对于驱动晶体管，又分为PNP和NPN管两种情况：对于NPN，毫无疑问NPN管是高电平有效的，因此上拉电阻的阻值用2K——20K之间的，具体的大小还要看晶体管的集电极接的是什么负载，对于LED类负载，由于发管电流很小，因此上拉电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此上拉电阻的阻值最好不要大于4.7K，有时候甚至用2K的。对于PNP管，毫无疑问PNP管是低电平有效的，因此上拉电阻的阻值用100K以上的就行了，且管子的基极必须串接一个1——10K的电阻，阻值的大小要看管子集电极的负载是什么，对于LED类负载，由于发光电流很小，因此基极串接的电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此基极电阻的阻值最好不要大于4.7K。 对于驱动TTL集成电路，上拉电阻的阻值要用1——10K之间的，有时候电阻太大的话是拉不起来的，因此用的阻值较小。但是对于CMOS集成电路，上拉电阻的阻值就可以用的很大，一般不小于20K，我通常用100K的，实际上对于CMOS电路，上拉电阻的阻值用1M的也是可以的，但是要注意上拉电阻的阻值太大的时候，容易产生干扰，尤其是线路板的线条很长的时候，这种干扰更严重，这种情况下上拉电阻不宜过大，一般要小于100K，有时候甚至小于10K。

    时间：2021-03-21 关键词： 51单片机 P0口 上拉电阻 阻值问题

  • 单片机上拉电阻应该如何选择？你知道吗？

    单片机上拉电阻应该如何选择？你知道吗？

    你知道单片机的上拉电阻吗?应该如何选择呢?上拉电阻应用原则 1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平(一般为 3。5V)，这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 2、OC 门电路“必须加上拉电阻，才能使用”。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 8、在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。 上拉电阻阻值选择原则 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点，通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理。 对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”： 1。驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3。高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC 延迟”，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 下拉电阻的设定的原则和上拉电阻是一样的。 OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于 100uA，设输出口驱动电流约 500uA，标准工作电压是 5V，输入口的高低电平门限为 0.8V(低于此值为低电平);2V(高电平门限值)。 选上拉电阻时：500uA x 8.4K= 4.2 即选大于 8.4K 时输出端能下拉至 0.8V 以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于 0.8V 即可。当输出高电平时，忽略管子的漏电流，两输入口需 200uA，200uA x15K=3V 即上拉电阻压降为 3V，输出口可达到 2V，此阻值为最大阻值，再大就拉不到 2V 了。选 10K 可用。【最大压降 / 最大电流、最小压降 / 最小电流】 COMS 门的可参考 74HC 系列设计时管子的漏电流不可忽略，IO 口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：“输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了”(否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了) 此外，还应注意以下几点： A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。 B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之， C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外，比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。防止直通! 驱动尽量用灌电流 . 电阻在选用时，选用经过计算后与标准值最相近的一个! P0 为什么要上拉电阻原因有： 1.P0 口片内无上拉电阻 2.P0 为 I/O 口工作状态时，上方 FET 被关断，从而输出脚浮空，因此 P0 用于输出线时为开漏输出。 3. 由于片内无上拉电阻，上方 FET 又被关断，P0 输出 1 时无法拉升端口电平。 P0 是双向口，其它 P1，P2，P3 是准双向口。准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢? 单片机在读准双向口的端口时，先应给端口锁存器赋 1，目的是使 FET 关断，不至于因片内 FET 导通使端口钳制在低电平。上下拉一般选 10k!以上就是单片机的上拉电阻的解析，希望能给大家帮助。

    时间：2020-05-24 关键词： 芯片 fet 上拉电阻

  • 常见的上拉电阻的阻值应该如何确定？

    常见的上拉电阻的阻值应该如何确定？

    什么是上拉电阻?它的阻值应该如何确定?本文主要讲了上拉电阻定义、上拉电阻阻值的选择原则以及上拉电阻阻值计算原则。 一、上拉电阻 上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。上拉是对器件输入电流，下拉是输出电流;强弱只是上拉电阻的阻值不同，没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提供电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、上拉电阻阻值的选择原则 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。 综合考虑以上三点，通常在1k到10k之间选取。 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1、驱动能力与功耗的平衡。 以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2、下级电路的驱动需求。 同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3、高低电平的设定。 不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4、频率特性。 以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 三、上拉电阻阻值计算原则 1、最大值的计算原则： 要保证上拉电阻明显小于负载的阻抗，以使高电平时输出有效。 例如：负载阻抗是10K，供电电压是5伏，如果要求高电平不小于4.5伏，那么，上拉电阻最大值R≧1K 也就是最大值1k，(如果超过了1k，输出的高电平就小于4.5伏了) 2、最小值的计算原则： 保证不超过管子的额定电流(如果不是场效应管而是三极管也可依照饱和电流来计算) 3、上拉电阻最小值 R小=5v/47mA=106欧姆 (如果小于这个电阻，管子就会过饱和而没有意义了。如果大于这个值，管子的导体电阻就会变大一些，所以太高也不利于低电平的输出) 注意：算出最大最小值后，一般是随便选个中间值就可以了，例如本例子可以选510欧姆的上拉电阻。但是，如果负载电流较大，低电平要求严格，那么就要选100欧姆的上拉电阻。但是如果考虑省电因素，而低电平要求不严格，那么就可用1K的上拉电阻了。以上就是上拉电阻的相关解析，希望能给大家帮助。

    时间：2020-05-02 关键词： 电路 阻值 上拉电阻

  • 关于51单片机的P0口上拉电阻取值问题

    有很多朋友在学习51单片机的时候，都会对其P0口上拉电阻阻值的取值问题而头疼。其实，P0口接不接上拉电阻，电阻值该选择多大的都是根据不同的情况来选择的。下面来简单分析下如下的几种情况：第一种：P0口作为共阳极LED数码管的驱动端口。这种情况下，P0口主要是以吸收电流来作为有效工作方式，不对外输出高电平，此时，不应接上拉，任何上拉都不要接。接多少丢多少。不仅增加成本，而且增大了工作电流。至于数码管的鬼影问题，那是程序部分的问题，与硬件无关。第二种：P0口作为数据传输接口。这种情况下，P0口需要输出高电平，而高电平的输出其实就是来自于上拉电阻。在数据输出状态下，P0口的负载都是逻辑器件，不需要大的输入功率，那么，就可以采用电阻值较大的电阻器作为上拉电阻，电阻过小会导致系统的工作电流加大。常用的5V电压下，其取值范围在4.7K-47K之间。减小电阻有利于提高系统的抗干扰能力，但是会增大系统的功耗，尤其是上拉电阻较多的情况下此现象会更加明显。第三种：P0口作为控制接口。这种情况下，P0口需要输出高电平或者低电平作为有效控制信号。如果需要输出高电平作为有效信号，加之一般控制的器件是NPN的三极管，那么，其上拉电阻的取值范围多在470-4.7K之间，取值越小，三极管导通程度越大，三极管本身的损耗就会越小，但是对单片机本身的考验就会越大。取值越大，则单片机负担越小，则三极管的导通程度就会越小，导致三极管本身的损耗加大，甚至会跳出开关状态转至放大状态。如果需要控制的三极管功率过大，那么需要在控制电路中间加一级隔离放大。如果单片机的P0口需要输出低电平作为有效控制信号，那么，其上拉电阻的作为就不是用来输出高电平了，而是为了给PNP型被控器件提供一个防止意外导通的电压，此举可以提高抗干扰能力，提高可靠性。那么，其电阻的阻值取值范围多在4.7-47之间。同样的，阻值越大，单片机负担越小，抗干扰能力越小，阻值越小，单片机负担越大，抗干扰能力越大。就博主设计的很多电子电路来说，常用的电阻阻值主要集中在470欧姆的LED数码管限流电阻，1K的三极管驱动电阻，4.7K的信号上拉电阻这几种。其他的电阻则主要用在模拟电路部分。数字电路对电阻值的挑剔性远小于模拟电路，所以也有很多朋友对模拟电路感到头疼。

    时间：2019-01-03 关键词： p0口 51单片机 上拉电阻

  • 单片机p0上拉电阻多大

    1、51单片机的p0口为了实现准3态，采用了oc输出，也就是集电极悬空输出，也有叫图腾柱输出的。这种电路结构，只有下拉能力，高电平输出没有电流，在高电平时表现为高阻态；加上上拉电阻，就会失去高阻态，变成 1、0 两态。 2、p0口上拉电阻的选择，应遵循基本的电路设计原则，不能盲目套用，要看后级情况而定： 例如，后级驱动的是1只npn三极管，这个三极管的放大倍数（β）=100倍，三极管的负载电流（ic）要求100ma，当电源为5v时： a、三极管的ib=ic/β=1ma； b、上拉电阻大约=r=5v/ib=5kω； c、为了使三极管注入ib后就迅速进入导通（开）状态，r应再小一些，如4k3； 3、由上面计算可见，三极管的负载大小、放大倍数直接影响到前级上拉电阻的选取；上拉电阻选择的不合理，要么后级驱动无力或根本驱动不了；要么单片机端口功耗过大，尤其是电池供电的设备更应注意！ 更要注意的是，上拉电阻绝对不能小于250ω！否则会损坏端口！ 4、上述的电路设计应该说是不合理的；我们经常能见到这样的电路设计： 单片机端口通过 上拉电阻npn三极管来控制继电器，这种设计在上电时继电器总要先吸合，这时就要在程序启动后立即将端口清0，使继电器释放；但每次上电短暂的吸合还是无法克服。 比较好的用法是采用负逻辑设计，例如端口驱动led灯，应采用 端口led电阻电源，避免采用 端口led电阻地 上拉电阻；再例如单片机输出去驱动的三极管，最好采用pnp型！这样就没有上拉的麻烦（基极电阻不能少！）；在后级为ic时，即或是要上拉，也是象征意义 上的，使用5~10k完全可以。 5、除了p0口外，其他口不是特殊设计，没必要考虑上拉！

    时间：2018-12-24 关键词： 单片机 p0 上拉电阻

  • 浅析51单片机P0口上拉电阻的选择应用

    　　P0口作为I/O口输出的时候时，输出低电平为0 输出高电平为高组态(并非5V，相当于悬空状态，也就是说P0 口不能真正的输出高电平)。给所接的负载提供电流，因此必须接上拉电阻(一电阻连接到VCC)，由电源通过这个上拉电阻给负载提供电流。　　P0作输入时不需要上拉电阻，但要先置1。因为P0口作一般I/O口时上拉场效应管一直截止，所以如果不置1，下拉场效应管会导通，永远只能读到0。因此在输入前置1，使下拉场效应管截止，端口会处于高阻浮空状态，才可以正确读入数据。　　　　由于P0口内部没有上拉电阻，是开漏的，不管它的驱动能力多大，相当于它是没有电源的，需要外部的电路提供，绝大多数情况下P0口是必需加上拉电阻的。　　1.一般51单片机的P0口在作为地址/数据复用时不接上拉电阻。　　2.作为一般的I/O口时用时，由于内部没有上拉电阻，故要接上上拉电阻!!　　3.当p0口用来驱动PNP管子的时候，就不需要上拉电阻，因为此时的低电平有效;　　4.当P0口用来驱动NPN管子的时候，就需要上拉电阻的，因为此时只有当P0为1时候，才能够使后级端导通。 简单一点说就是它要驱动LCD显示屏显示就必须要有电源驱动，否则亮不了，而恰好P0口没有电源，所以就要外接电源，接上电阻是起到限流的作用;如果接P1、P2、P3端口就不用外接电源和电阻了。　　P0口是开漏的，不管它的驱动能力多大，相当于它是没有电源的，需要外部的电路提供，绝大多数情况下P0口是必需加上拉电阻的;5、51单片机的P0口用作数据和地址总线时不必加上拉电阻。　　有些IC的驱动能力并不强，如果P0口作为输入而加了不必要的上拉，有可能驱动IC无法将其拉回到低电平，从而使输入失败!　　如果是驱动led，那么用1K左右的就行了。如果希望亮度大一些，电阻可减小，最小不要小于200欧姆，否则电流太大;如果希望亮度小一些，电阻可增大，增加到多少呢，主要看亮度情况，以亮度合适为准，一般来说超过3K以上时，亮度就很弱了，但是对于超高亮度的LED，有时候电阻为10K时觉得亮度还能够用。通常就用1k的。对于驱动光耦合器，如果是高电位有效，即耦合器输入端接端口和地之间，那么和LED的情况是一样的;如果是低电位有效，即耦合器输入端接端口和VCC之间，那么除了要串接一个1——4.7k之间的电阻以外，同时上拉电阻的阻值就可以用的特别大，用100k——500K之间的都行，当然用10K的也可以，但是考虑到省电问题，没有必要用那么小的。　　对于驱动晶体管，又分为PNP和NPN管两种情况：对于NPN，毫无疑问NPN管是高电平有效的，因此上拉电阻的阻值用2K——20K之间的，具体的大小还要看晶体管的集电极接的是什么负载，对于LED类负载，由于发管电流很小，因此上拉电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此上拉电阻的阻值最好不要大于4.7K，有时候甚至用2K的。对于PNP管，毫无疑问PNP管是低电平有效的，因此上拉电阻的阻值用100K以上的就行了，且管子的基极必须串接一个1——10K的电阻，阻值的大小要看管子集电极的负载是什么，对于LED类负载，由于发光电流很小，因此基极串接的电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此基极电阻的阻值最好不要大于4.7K。　　对于驱动TTL集成电路，上拉电阻的阻值要用1——10K之间的，有时候电阻太大的话是拉不起来的，因此用的阻值较小。但是对于CMOS集成电路，上拉电阻的阻值就可以用的很大，一般不小于20K，我通常用100K的，实际上对于CMOS电路，上拉电阻的阻值用1M的也是可以的，但是要注意上拉电阻的阻值太大的时候，容易产生干扰，尤其是线路板的线条很长的时候，这种干扰更严重，这种情况下上拉电阻不宜过大，一般要小于100K，有时候甚至小于10K。　　根据以上分析，上拉电阻的阻值的选取是有很多讲究的，不能乱用。

    时间：2018-11-30 关键词： p0口 51单片机 上拉电阻

  • 上拉和下拉电阻作用是什么？

    上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流.弱强只是上拉电阻的阻值不同,没有什么严格区分.对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道.为什么要使用拉电阻：1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）,这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值.2、OC门电路必须加上拉电阻,才能使用.3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻.4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路.5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力.6、提高总线的抗电磁干扰能力.管脚悬空就比较容易接受外界的电磁干扰.7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰.一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻.数字电路有三种状态：高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用：比如：当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入.上拉电阻是用来解决总线驱动能力不足时提供电流的.一般说法是拉电流,下拉电阻是用来吸收电流的,也就是所说的灌电流

    时间：2018-10-15 关键词： 芯片 下拉电阻 上拉电阻

  • 自制单片机之十……AT89S51的上拉电阻问题

    很多网友都问我AT89S51的P0口为什么要接一个上拉电阻。我就用一个篇幅来说一说P0口和其它三个口的内部电路是不同的，如下图　　P0口是接在两个三极管D0和D1之间的，而P1－P3口的上部是接一个电阻的。P0口的上面那个三极管D0是在进扩展存储器或扩展总线时使用MOVX指令时才会控制它的导通和截止，在不用此指令时都是截止的。在平常我们使用如：P0_1=0　P0_1=1这些语句时控制的都是下面那个三极管D1。　　我们先假设P1口接一个74HC373，来看一看它的等效图当AT89S51的P1口上接了74HC373后就等于接了一个负载，如上图右边。一般来说这些数字电路的输入阻抗都很大，都在几百K到上兆欧姆，而P1口内的电阻R一般在几十K以内。如上图，当我们发出指令P1＝0时，三极管D导通，见中间的等效图，这时P1点的电位为0。　　当发出P1＝1的指令后，三极管D截止，见右边等效图，因为Rx的阻值要比R的阻值大得多，因此P1点的电位是接近电源电压的。即高电平。我们再来看看P0口接负载时的图当P0＝0时，等效图是中间的，三极管D1导通，P0点的电位为0。而当P0＝1时，等效图是右边的，三极管D1截止，而上面的三极管D0始终是截止的，这样P0点就等效于悬空了，它处在不稳定状态，P0点又是RX的高阻抗输入点，很容易受到外界和周围电路的干扰从而直接影响到74HC373的输出状态。因此就得加上个电阻。如下图加上电阻Rc后，电路的状态就和P1口一样了，这个电阻Rc就是上拉电阻。但你如果只是为了让P0口驱动个发光管，那电路可以直接简化成下图那样。S51内部的电流最好不超过15mA，如果发光管的电压为2.2V那电阻就是（5-2.2)÷15＝0.18K，也就是180欧姆。当P0＝0时P0点为低电位，发光管亮起，流过D1的电流约为15mA。当P0＝1时，P0点为悬空，但发光管和180欧电阻都是低阻抗元件，P点电位就为高电位，再说也无任何输出影响，因此这样电路是可以的。

    时间：2018-08-30 关键词： at89s51 自制单片机 上拉电阻

  • P0口上拉电阻选择

    如果是驱动led，那么用1K左右的就行了。如果希望亮度大一些，电阻可减小，最小不要小于200欧姆，否则电流太大；如果希望亮度小一些，电阻可增大，增加到多少呢，主要看亮度情况，以亮度合适为准，一般来说超过3K以上时，亮度就很弱了，但是对于超高亮度的LED，有时候电阻为10K时觉得亮度还能够用。我通常就用1k的。　对于驱动光耦合器，如果是高电位有效，即耦合器输入端接端口和地之间，那么和LED的情况是一样的；如果是低电位有效，即耦合器输入端接端口和VCC之间，那么除了要串接一个1——4.7k之间的电阻以外，同时上拉电阻的阻值就可以用的特别大，用100k——500K之间的都行，当然用10K的也可以，但是考虑到省电问题，没有必要用那么小的。　 对于驱动晶体管，又分为PNP和NPN管两种情况：对于NPN，毫无疑问NPN管是高电平有效的，因此上拉电阻的阻值用2K——20K之间的，具体的大小还要看晶体管的集电极接的是什么负载，对于LED类负载，由于发管电流很小，因此上拉电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此上拉电阻的阻值最好不要大于4.7K，有时候甚至用2K的。对于PNP管，毫无疑问PNP管是低电平有效的，因此上拉电阻的阻值用100K以上的就行了，且管子的基极必须串接一个1——10K的电阻，阻值的大小要看管子集电极的负载是什么，对于LED类负载，由于发光电流很小，因此基极串接的电阻的阻值可以用20k的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此基极电阻的阻值最好不要大于4.7K。　 对于驱动TTL集成电路，上拉电阻的阻值要用1——10K之间的，有时候电阻太大的话是拉不起来的，因此用的阻值较小。但是对于CMOS集成电路上拉电阻的阻值就可以用的很大，一般不小于20K，我通常用100K的，实际上对于CMOS电路，上拉电阻的阻值用1M的也是可以的，但是要注意上拉电阻的阻值太大的时候，容易产生干扰，尤其是线路板的线条很长的时候，这种干扰更严重，这种情况下上拉电阻不宜过大，一般要小于100K，有时候甚至小于10K。

    时间：2018-08-20 关键词： p0口 上拉电阻

  • 单片机上拉电阻、下拉电阻的详解和选取

     一、定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!“电阻同时起限流作用”!下拉同理! 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、拉电阻作用 1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定! 3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平;C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。 4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流 5、接电阻就是为了防止输入端悬空 6、减弱外部电流对芯片产生的干扰 7、保护cmos内的保护二极管，一般电流不大于10mA 8、通过上拉或下拉来增加或减小驱动电流 9、改变电平的电位，常用在TTL-CMOS匹配 10、在引脚悬空时有确定的状态 11、增加高电平输出时的驱动能力。 12、为OC门提供电流 三、上拉电阻应用原则 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3。5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。…………………….. 2、OC门电路“必须加上拉电阻，才能使用”。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 四、上拉电阻阻值选择原则 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点，通常在1k到10k之间选取。对下拉电阻也有类似道理。 对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”： 1。驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3。高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC延迟”，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。 选上拉电阻时：500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA，200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。【最大压降/最大电流、最小压降/最小电流】 COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：“输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了”(否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了) 此外，还应注意以下几点： A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。 B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之， C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外，比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。防止直通! 驱动尽量用灌电流。 电阻在选用时，选用经过计算后与标准值最相近的一个! P0为什么要上拉电阻原因有： 1。 P0口片内无上拉电阻 2。 P0为I/O口工作状态时，上方FET被关断，从而输出脚浮空，因此P0用于输出线时为开漏输出。 3。 由于片内无上拉电阻，上方FET又被关断，P0输出1时无法拉升端口电平。 P0是双向口，其它P1，P2，P3是准双向口。准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢? 单片机在读准双向口的端口时，先应给端口锁存器赋1，目的是使FET关断，不至于因片内FET导通使端口钳制在低电平。 上下拉一般选10k!

    时间：2018-08-07 关键词： 单片机 上拉电阻

  • 基于STC单片机的硬件电路设计

    基于STC单片机的硬件电路设计

    本文提出了一种基于STC单片机学习平台的硬件电路设计，采用了一款新型的单片机型号一STC12C5410AD，在学习平台中加入了一些串行接口的芯片，接口标准包括RS-232、SPI、IIC、1-wire等。学习平台的设计目标：ISP可编程、液晶屏显示、日历时钟（IIC接口芯片）、温度测量（1-wire接口芯片）、FLAH存储器（SPI接口芯片）、按键（腊换扫描按键）、电压测量（AD转换）。1硬件系统概述学习平台以STC12C5410AD为核心，结构图如图1所示。图1 系统硬件框图1.1 STC12C5410AD单片机简介STC12C5410AD单片机是宏晶科技在标准8051单片机内核基础上进行较大改进后推出的增强型单片机。它是增强型8051单片机，单时钟/机器周期，工作电压5.5V一3.5V，工作频率范围0～35MHz，512字节片内数据存储器，10K字节片内Flash程序存储器，ISP（在系统可编程）/IAP（在应用可编程），可通过串口直接下载程序，EEPROM功能，6个16位定时/计数器，PWM（4路）/PCA（可编程计数器阵列，4路），8路10位A/D转换，SPI同步通信口。2硬件系统设计2.1晶振，电源及复位电路图2、图3和图4分别为复位电路、电源电路和晶振电路。复位电路中的RST网络标号连接至STC12C5410AD单片机的引脚3，该电路上电复位。由于STC12C5410AD单片机工作电压在5.5～3.5V之间，因此电源用的是5V的开关电源，为了AD转换准确，加入了一个LM7805稳压芯片。图2 复位电路图3 电源电路图4 晶振电路ISP（In—System Programming）在系统可编程，指的是电路板上的空白器件可以编程写入最终用户代码，而不方需式要擦从除电或路再板编卜程取。下传器件统，的已80经51编单程片的机器调件试也可程以序用的I删SP要使用编程器或者仿真器，比较繁琐，而STC12C5410AD支持在ISP，只要加入图5中的电路，就可以通过串口利用STC单片机PC端ISP下载摔制软件将要调试的程序写到电路板上的单片机中。下图中的网络标号RxD和TxD分别连接到STC12C5410AD单片机中的P3.0口和P3.1口。图5 ISP电路2.3按键电路由于Io口资源有限，而STCl2C5410AD自带AD转换，因此采用AD转换做按键扫描，按键电路如图6.其中BUTTON网络标号连至单片机的P1.0AD转换口。图6 按键电路2.4液晶显示电路液晶显示电路示于图7，因为STC12C5410AD单片机的Io口有限，而1602液晶屏需要8个数据口，因此使用了一个74HC164芯片将串口的输入转为并口的输出，并且加入了一个74LS273锁存器芯片防止在串行移入的过程中将不需要的数据送入1602液晶屏，导致显示错误。图7 液晶电路2.5日历时钟电路日历时钟电路示于图8，采用的是Dallas公司推出的DS1302芯片，是IIC接口的芯片。STC12C5410AD单片机没有IIC通信口，是用两个IO口通过软件来模拟IIC接口。DS1302_SCLK和DS1302_DATA两个网络标号连接到STC12C5410AD单片机的P2.2和P2.3口，在这两个u上各加了一个10K的上拉电阻。RST_DS1302网络标号连接到P0.0，用来复位DS1302芯片。图8 日历时钟电路2.6测温电路测温电路示于图9，采用的是Dallas公司的单总线数字式温度传感器DS18B20，因此小需要加入模数转换电路，直接将它的DQ脚接到单片机的一个IO口就可以了。图9 测温电路图10 FLASH电路2.7 FLASH电路电路如图10所示，AT25F512是SPI接口的Flash芯片。STC12C5410AD自带SPI通讯端口，SCK、MISO、MOSI和Ss网络标号分别连接到单片机的P1.7、P1.6、P1.5和P0.3口，都加入了一个10K的上拉电阻。2.8 DA转换电路DA转换电路示于图11，利用单片机自带的PWM功能来实现DA转换。图11 DA转换电路3结束语本文提出了一种基于STC12C5410AD单片机的学习平台的硬件电路的设计，相对于传统的8051单片机，用STC12C5410AD单片机来设计电路的方法有一些不同，它没有8051的ALE（地址锁存）引脚等，因此不能将它的PoEl当成地址数据复用口。学习平台的硬件电路中大部分采用的是串行口芯片，包括了大部分主流的串行口标准。采用液晶屏代替数码管用来显示，加入了FLASH存储芯片，利用STC12C5410AD的PWM功能实现DA转换，充分利用了STC12C5410AD单片机的资源，同时芯片内自带看门狗硬件电路和Ⅱ科的M功能，适合用来当作教学实验的学习平台。

    时间：2018-06-12 关键词： 存储器 电路设计 Flash 单片机 stc12c5410ad 上拉电阻

  • I2C上拉电阻解析

     I2C的上拉电阻可以是1.5K，2.2K，4.7K， 电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K或2.2K I2C上拉电阻确定有一个计算公式： Rmin={Vdd(min)-o.4V}/3mA Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz C是Bus capacitance Rp最大值由总线最大容限(Cbmax)决定,Rp最小值由Vio与上拉驱动电流(最大取3mA)决定; 于是 Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V) Rpmax的取值：参考周公的I2C总线规范中文版P33图39与P35图44 总的来说：电源电压限制了上拉电阻的最小值 ; 负载电容(总线电容)限制了上拉电阻的最大值 补充：在I2c总线可以串连300欧姆电阻RS可以用于防止SDA和SCL线的高电压毛刺 : I2c从设备的数量受总线电容,<=400pF的限制 做过I2C碰到过各种问题，多半是上拉电阻或者控制器时钟的问题。没上拉电阻或者上拉电阻过大，都会导致不稳定而出现寻址不到的问题。控制器时钟主频的话，主频667M八分频就可以

    时间：2018-06-06 关键词： i2c 上拉电阻

  • 上下拉电阻作的作用是什么？OC,OD门是什么？

     由上下拉电阻的作用引出本文的内容，OC和OD门 OC(open collector)是集电极开路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。 集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路(左边的三极管起反相作用，使输入为"0"时，输出也为"0")。对于图1，当左端的输入为“0”时，前面的三极管截止，所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止(相当于开关断开)。 我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载(即使很轻的负载)到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。 再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0(方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降)，所以在开关上的电压为0，即输出电平为0。如果开关断开，则由于开关电阻为无穷大(同上，不考虑实际中的漏电流)，所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。但是这个输出的内阻是比较大的(即1KΩ)，如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。所以，如果要达到一定的电压的话，R就不能太小。如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。 OD(open drain)是漏极开路。 对于漏极开路(OD)输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。 开漏形式的电路有以下几个特点： a. 利用外部电路的驱动能力，减少IC内部的驱动。 或驱动比芯片电源电压高的负载. b.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快;上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。 c. 可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。 d. 开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。 正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。 由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。 线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。) OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大;反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。

    时间：2017-08-24 关键词： oc门 od门 上拉电阻

  • 学习51单片机的妙招 上拉电阻

    学习51单片机的妙招 上拉电阻

    学过51单片机的人，都知道这个学习的过程可能不是那么“美好”，所以，今天给大家介绍一些关于51单片机的学习方法。 1、我从不说51是基础，如果我这么说，也请把这句话理解为微机原理是基础。 2、对51单片机的操作本质上就是对寄存器的操作，对其他单片机也是如此。库只是一个接口，方便使用者使用而已。 3、汇编语言在工作中很少用到，了解就好。 4、51单片机的P0口很特别。 5、C语言就是C语言，51单片机就是51单片机，算法就是算法，外围电路就是外围电路，传感器就是传感器，通信器件就是通信器件，电路图就是电路图，PCB图就是PCB图，仿真就是仿真。 当你以后再也不使用51了，C语言的知识还在，算法的知识还在，搭建单片机的最小系统的技能还在，传感器和通信器件的使用方法还在，还会画电路图和PCB图，当然也会仿真。 6、51单片机是这个： 7、当程序调试不如人意的时候，静下心来好好查资料，51单片机最大的好处就是网上资料非常多，你遇到的问题别人肯定也遇到过。作为学习者，问人可能更方便点，但一直这样是培养不出解决问题的能力的。 8、有些单片机初学者觉得看例程不好，觉得就等于看答案一样有罪恶感。其实对初学者来说，看例程理解例程再看例程的注解是最好的学习途径。做实验做课程设计做参赛作品的时候也是可以移植程序的，不需要自己重新实现。(当然老师布置的作业还是独立完成好) 但是，要清楚，移植程序不等于学习单片机，最重要的是知道例程是怎样的框架及实现方法。初始化了哪些寄存器，做了哪些引脚配置，调用了哪些函数，那些函数又是怎么实现的，设置了哪些中断，用到了哪些片上资源(UART、ADC等)，查询了哪些状态，如果状态变化(触发事件)又会做些什么等等。由此整理出一个流程图并知道其实现方式，基本上这个例程就学习得差不多了。

    时间：2017-02-09 关键词： uart 嵌入式开发 51单片机 上拉电阻

  • 上拉电阻和下拉电阻的作用、选择

    本文主要介绍上拉电阻和下拉电阻的作用及选择，感兴趣的朋友可以看看。 上拉电阻就是把不确定的信号通过一个电阻钳位在高电平，此电阻还起到限流的作用。 同理，下拉电阻是把不确定的信号钳位在低电平。 上拉电阻是指器件的输入电流，而下拉指的是输出电流。 那么在什么时候使用上、下拉电阻呢? 1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的 最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗， 提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 另外，上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。 综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。

    时间：2016-01-06 关键词： 分类 电源技术解析 下拉电阻 上拉电阻

  • 一键解读上拉电阻计算原理

    相信上拉电阻与下拉电阻的取值在一段时间内都是新手们较为疑惑的问题之一。与上拉电阻阻值有关的资料在网络上虽然有不少，但大多很少对其中的技巧及原理进行分析，而只是给出简单的计算过程。这样虽然能够在一定程度上提供帮助，但在遭遇到一些特殊情况时便会影响设计。 下面就通过LM393比较器与LM358运放为例来进行讲解，通常来说LM393比较器中的Vo是输出，但它没有在IC内部与Vcc相连接，其只能受内部的控制，向内拉扯电流。而对对LM358运放，output是运放的输出，在内部与Vcc相连接。它受内部的控制，既可向内拉电流，也可以往外送出电流。总的来说，就是三极管的c、b、e几项都要同时接通，才能完全发挥作用，而比较器的这个输出“三极管”，必须用外部上拉电阻接到电压源，才能接通c。 再说上拉电阻的取值，上拉电阻通常是从2K到20K，经典值则是10K。这里举例使用拉电流跟灌电流计算，如果电阻过小，势必会形成灌电流过大，造成单片机IO的损坏，如果电阻过大，那么对拉电流没有太大的影响。按照这一模式对上拉电阻的计算进行思考即可。 或者可以通过观察外部供电的电流大小来进行定义，如果是5V供电不超过10mA的话，电阻就要大于0.5Kohm。Vo表现低电压时的拉电流能力是16mA，如果上拉电阻偏小，则表示供电能力太强，就无法得到“低电压”，需要注意的是最大可以采用36V供电。 另一方面就是看之后需要连接什么样的负载，如果是直接点亮指示灯或者直接驱动BJT(或继电器)，那么上拉电阻就要小一点，以便保证电流足够大。如果仅仅是做逻辑判断，或者是给电容充电进行计时，上拉电阻就要大一点，让电流稍小。 在电阻的选择方面，首选常用规格的那些电阻。电阻规格的选择由之后被控制的对象来做决定。这里建议在满足控制要求的前提下将电阻扩大一些，这样便可以减少功耗从而提高零件寿命。这点在LED指示灯或者LED数码管上的作用较为明显，可以明显感觉到亮度稍暗的LED指示灯寿命更长。本文来自于电源达人的解答，为大家分析上拉电阻计算的相关问题，希望大家在阅读过本文之后能够有所收获。

    时间：2015-12-30 关键词： 驱动 电源技术解析 下拉电阻 上拉电阻

  • 上拉电阻的作用【图文】

    单片机上拉电阻作用 1. 场效应管的漏极开路门电路如下：   图中上拉电阻作用分析如下： 管子导通或截止可以理解为单片机的软件时端口置1或0. (1)如果没有上拉电阻(10k)，将5V电源直接与场效应管相连。   当管子导通时， 管子等效一电阻，大小为1k左右，因此5v电压全部加在此等效电阻上，输出端Vout=5v。 当管子截止时，管子等效电阻很高，可以理解为无穷大，因此5v的电压也全部加在此等效电阻上，Vout=5v。 在这两种情况下，输出都为高电平，没有低电平。 (2)如果有上拉电阻(10k)，将5v电源通过此上拉电阻与与场效应管相连。   当管子导通时， 管子等效一电阻，大小为1k左右，与上拉电阻串联，输出端电压为加在此等效电阻上的电压，其大小为Vout = 5v * 管子等效电阻/(上拉电阻+管子等效电阻)=5v * 1/(10+1) = 低电平。 当管子截止时， 管子等效电阻很高，可以理解为无穷大，其与上拉电阻串联，输出端电压为加在此等效电阻上的电压，其大小为Vout = 5v * 管子等效电阻/(上拉电阻+管子等效电阻)=5v * 无穷大 /(无穷大+1) = 高电平。 由(1)和(2)，可以分析出等效电阻的作用。 2. 51单片机的P0口电路如下：   由1中的上拉电阻作用分析可知，需要在51单片机的P0口，加一个上拉电阻，加上后的电路如下：  

    时间：2015-09-17 关键词： 上拉电阻

  • 单片机上拉电阻、下拉电阻的详解

    一、定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!“电阻同时起限流作用”!下拉同理! 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。   二、拉电阻作用 1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定! 3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平;C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。 4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流 5、接电阻就是为了防止输入端悬空 6、减弱外部电流对芯片产生的干扰 7、保护cmos内的保护二极管，一般电流不大于10mA 8、通过上拉或下拉来增加或减小驱动电流 9、改变电平的电位，常用在TTL-CMOS匹配 10、在引脚悬空时有确定的状态 11、增加高电平输出时的驱动能力。 12、为OC门提供电流 三、上拉电阻应用原则 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3。5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。…………………….. 2、OC门电路“必须加上拉电阻，才能使用”。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 四、上拉电阻阻值选择原则 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点，通常在1k到10k之间选取。对下拉电阻也有类似道理。 对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素”： 1。驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3。高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC延迟”，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。 选上拉电阻时：500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于 0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA，200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。【最大压降/最大电流、最小压降/最小电流】 COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：“输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了”(否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了) 此外，还应注意以下几点： A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。 B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之， C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外，比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一个单片机来驱动，必须设置初始状态。防止直通! 驱动尽量用灌电流。 电阻在选用时，选用经过计算后与标准值最相近的一个! P0为什么要上拉电阻原因有： 1。 P0口片内无上拉电阻 2。 P0为I/O口工作状态时，上方FET被关断，从而输出脚浮空，因此P0用于输出线时为开漏输出。 3。 由于片内无上拉电阻，上方FET又被关断，P0输出1时无法拉升端口电平。 P0是双向口，其它P1，P2，P3是准双向口。准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢? 单片机在读准双向口的端口时，先应给端口锁存器赋1，目的是使FET关断，不至于因片内FET导通使端口钳制在低电平。 上下拉一般选10k!  

    时间：2015-01-23 关键词： 单片机 下拉电阻 上拉电阻

  • 74HC573及上拉电阻

    TTL电路的输入端是遵循TTL标准的，其需要的输入电流很小，74HC573的输入电流在电源电压为6V，输入电压为6V的情况下，其所需要的驱动电流仅仅为0.1uA。 你给的图是说明74HC573的输出驱动能力，573的每个输出引脚都有20mA的灌入电流，因此可以直接驱动LED，而扇出电流可以达到35mA. 芯片有一个极限功耗，根据封装不同其功耗也不同，所以在设计驱动的时候，在任一时间要保证芯片的功耗不要超过此参数。比如：573的每个引脚可能灌入20mA的电流，8个引脚，总电流是160mA，乘以工作电压5V，其值为800mW,这样就超出了芯片的极限，芯片容易损坏或者寿命缩短。 另外上拉电阻的问题。是否需要上拉电阻，对于TTL电路输入端来说并不是关键，加与不加是要看你的单片机IO口的属性。如果单片机的输出端口是推挽输出的，那么这个上拉电阻根本没有必要，但如果单片机的IO口是开漏输出或者是内部弱上拉输出的，那这个时候就需要接一个上拉电阻。上拉电阻的大小一般参照后级电路所需要驱动电流的5～10倍来选取，可大不可小，一般现在用10K或者4K7的比较多，但如果对功耗要求比较严格，这个电阻就需要去计算，阻值太大那么容易受干扰，太小功耗不能满足，这需要去权衡. 经过试验证明： 以前在开发板上(比如天祥的板子)就是利用74HC573来驱动数码管的，该板是这样的，通过位选来导通哪个数码管并通过段选来使被选中的那个数码管显示什么数字。这里面具体接法是：数码管是共阴极的，它的公共端(如数码管的3、8脚)接到位选的74HC573的输出端Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,其中的一个如Q0(当然这里说的是一个数码管的接法，多个就接Q1，Q2,Q3,Q4一直可以接到Q7，共可以接8个数码管)对应573的管脚号是19，18，17，16，15，14，13，12。数码管的a,b,c,d,e,f,g,h段分别接到另外一个74HC573的输出Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,对应573的管脚号是19，18，17，16，15，14，13，12。如果接多个数码管，就把数码管的段 a---h段一一对应全部连接起来，就比如8个数码管的a段全部连接在一起，b段全部连接在一起,以此类推! 两个74HC573的输入端D0,D1,D2,D3,D4,D5,D6,D7对应的管脚号是：2，3，4，5，6，7，8，9，一一对应连接在一起后再连接到51单片机的P0口，这样也就是节约了资源，用8个IO口就实现了显示。 上面谈到的是共阴极接法，下面谈下共阳极接法。其实74HC573是一样的使用，573的每个输出引脚都有20mA的灌入电流，因此可以直接驱动LED，而扇出电流可以达到35mA， 可见只是数码管的不同，我们共阳还是可以用573的。 接法与共阴的是一样，不同的就是程序上那显示的表上。因为共阴的话，你要哪位数码管亮，就要求该位为0电平，而要显示的数字就对应的段要为高电平(1电平)。那么共阳的话就相反，你要哪位数码管亮，就要求该位为1电平，而要显示的数字就对应的段要为0电平。

    时间：2013-09-03 关键词： 74 hc 573 上拉电阻

  • 详解开漏输出，推挽输出，上拉电阻

    首先我们来建立开漏输出与推挽输出的模型吧! 这两幅图是开漏输出的简化模型! 推挽输出实际上应是把图三的电阻也换成一个开关(即场效应管)，当上面开关接通，下面关断时，输出高电平;当上面开关关断，下面开关接通时，输出低电平;当二者都关断时，呈高阻态，此时可以输入信号。当然不允许两者同时接通，所以才叫推挽，即同一时刻二者最多只能有一个工作。 为什么要有开漏输出?因为它有以下优点： 1.利用外部电路的驱动能力，减少IC内部的驱动; 2.可以将多个开漏输出的Pin，连接到一条线上。形成 “与逻辑” 关系。如果是推挽输出显然是不行的,因为假如你把要”与”的I/O口都挂到一条线上,那么在一些高一些低的情况下显然会烧掉场效应管(原因是两个场效应管直接连通了,联想上面的模型去想吧) 3.可以利用改变上拉电源的电压，改变传输电平。比如你想这个I/O口输出3.3V电平,那么只需要把上拉电平设为3.3V就OK了撒!这个5V的51单片机也可以输出3.3V电平了,呵呵!但前提是用P0口哈! 那开漏输出又有什么不足的呢? 1.输出电流低,因为上拉电阻一般取的比较大(为了减少静态功耗),所以驱动力不足,而推挽输出用的是场效应管,当然驱动能力强了. 2. 带来上升沿的延时，因为上升沿是通过外接上拉无源电阻对负载充电的，当电阻选择小时延时就小、但功耗大，反之延时大功耗小。 推挽输出的优点: 1.驱动能力强,因为用的是场效应管,当然驱动能力强了. 2.真正的双向口 推挽输出的缺点: 1.不能把两个都是推挽输出的CMOS门级相连,这样当一高一低时很容易因功耗过大烧管子,推挽输出一般用于驱动. 关于双向口与准双向口! 什么是准双向口? 首先我们要明白什么是双向口? 双向口是指输入输出口具有三态，即输出高，输出低，和输入高阻态 例如PO口作为地址/数据 复用口时就是完全意义上的双向口,它的上下两个场效应管交替工作,当上面的场效应管工作时,输出1,当下面的场效应管工作时,输出0,当两个都不工作时,为高阻输入态.此时实际上就和推挽输出没有两样。 而P1,P2,P3口和PO口作为普通I/O口时就只能称为准双向口,因这种情况下是没有高阻输入态的,为什么?因为它始终有个上拉电阻存在(开漏条件下加的嘛),输入0时,是靠外界把这个上拉电阻拉低得到输入的0的. 扩展阅读：三极管放大的基本电路

    时间：2013-06-14 关键词： 详解 开漏输出 上拉电阻

首页  上一页  1 2 下一页 尾页
发布文章

厂商动态

技术子站

更多

项目外包

更多

论坛活动

更多

资料下载

更多

技术专题

更多

编辑原创

更多

评  测

更多

公 开 课