随着PCB走线信号速率越来越高，对时序要求较高的源同步信号的时序裕量越来越少，因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK，串扰，过孔，蛇形绕线等因素对信号时延的影响。
巧克力娃娃
ST超低功耗MCU来袭，挑战趣味游戏，见证STM32U3的电池增寿能力
Allegro软件百问百答
自己动手从0到1写嵌入式操作系统
零基础电路学（上部）
IT005学习嵌入式物联网技术常见三误区
内容不相关 内容错误 其它
