当前位置:首页 > 功耗
  • 酷睿i9-10850K处理器功耗测评,体质不太好??

    酷睿i9-10850K处理器功耗测评,体质不太好??

    本文中,小编将对Intel酷睿i9-10850K处理器进行功耗测评,和小编一起来了解下吧。 先对i9-10900K进行烤机测试,使用AIDA64 FPU项目。 运行AIDA64 FPU约6分钟之后,i9-10900K的自动电压为1.19V,处理器功耗为217W,烤机温度在77度上下。 i9-10850K烤机时处理器自动电压为1.26V,功耗237W,温度85度。 很奇怪的是,i9-10850K虽然频率更低,但是其烤机功耗却要比i9-10900K处理器高了20W。主要原因还是体质稍差,M12E主板给的自动电压要高了0.07V。 最后,小编诚心感谢大家的阅读。你们的每一次阅读,都是对小编莫大的鼓励。最后的最后,祝大家有个精彩的一天。

    时间:2020-10-23 关键词: 酷睿 处理器 功耗

  • 低功耗成为首选,那何为IC功耗控制技术?

    低功耗成为首选,那何为IC功耗控制技术?

    低功耗是设计人员追求的目标之一,针对功耗,目前大家已经推出诸多低功耗方案。为增进大家对功耗的认识,本文将对IC功耗控制技术予以介绍。如果你对本文内容具有兴趣,不妨继续往下阅读哦。 在许多设计中,功耗已经变成一项关键的参数。在高性能设计中,超过临界点温度而产生的过多功耗会削弱可靠性。在芯片上表现为电压下降,由于片上逻辑不再是理想电压条件下运行的那样,功耗甚至会影响时序。为了处理功耗问题,设计师必须贯穿整个芯片设计流程,建立功耗敏感的方法学来处理功率。 不应该等到快要出带才开始担心功耗问题。如果这样,你可能会发现减少功耗的工作做得太少了,也太晚了。 忽视任何一种消耗功率的因素。例如,当你试图减少开关功耗的时候,泄露功耗却可能是更值得重视的部分。过多的峰值功耗可能在片内和片外都造成大的噪声毛刺。 相信减少电源电压或使用小几何尺寸的工艺将解决功耗问题。更低的电源电压减小了噪声裕量,并且减慢了电路运行速度,这使得难以达到时序收敛,甚至难以满足功能规格。在90纳米及以下工艺,会呈现更大的漏电流。 指望一个“按钮式”的低功耗解决方案或方法。必须在设计过程中的所有阶段实现功耗管理——有时需要设计决策,有时更多的是自动化实现。 认为具功耗敏感的设计和自动降耗是互斥的。如果在一个完整的功耗管理设计方法中将二者结合,这两种技术将有效地帮助你克服功耗难题。 互连正在开始支配开关功耗,就像在前几个工艺节点支配时序一样。右图表明了互连对总动态功耗的相对影响。今天,设计师有能力通过布线优化来减少功耗。 在物理设计阶段,设计师也可以发现更多自动降耗的机会。在物理设计过程中自动降耗将是对设计流程早期以及逻辑综合过程中功耗减少的补充。 功耗是一个“机会均等”问题:从早期设计取舍到自动物理功耗优化,所有降低功耗的技术都彼此相互补充,并且需要作为每个现代设计流程中的一部分加以考虑。工程师在解决功耗问题的时候,可以把下面这些准则作为任何一种设计方法学的有机组成部分加以应用。 应该理解功耗是与性能(时序)、功能以及你的设计成本一样重要的设计参数。在做设计决策和权衡时把功耗因素考虑进去。流程早期明智的设计决策能带来实质的功耗节省。然而,在设计过程的初始阶段,自动减少功耗则比较困难。 采用高级设计技术来减少功耗,例如电压/功率岛划分、模块级时钟门控、功率下降模式、高效存储器配置和并行。能减少功耗的高级抽象技术包括动态电压和频率调整、存储器子系统分区,电压/功率岛划分以及软件驱动睡眠模式等。 在RTL级和准RTL级精确估算功耗。了解对整体功耗有影响的设计因素和规范是设计师的任务,但是,高级功耗估算工具能够为设计者提供他们作适当折衷时所需的信息,这对设计师来说很有帮助。 研究所有自动降低功耗的机会,在降耗的同时还不能影响时序或者增加面积。例如,在逻辑综合阶段,寄存器时钟门控能够被有效地使用,但是这样做可能会对物理设计过程造成时序和信号完整性问题。一个替代的方法就是在物理设计阶段实现时钟门控,这一阶段已经能得到精确的时序和信号完整性信息。 在物理设计阶段通过优化互连来减少高功耗节点的电容,从而节省功耗。一旦互连电容被减少,驱动这些更低电容负载的逻辑门可以有更小的尺寸或者被优化来产生更低的功耗。使用多阈值电压单元替代来减少泄漏功耗也能够在物理级得到有效实现。 以上便是此次小编带来的“功耗”相关内容,通过本文,希望大家对IC功耗控制技术具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-23 关键词: ic 指数 功耗

  • FPGA中的功耗由哪些组成?低功耗设计如何实现?

    FPGA中的功耗由哪些组成?低功耗设计如何实现?

    功耗是大家较为关心的问题之一,在保证性能的前提下,我们往往追求低功耗设计。为增进大家对功耗的认识,本文将对FPGA架构的功耗以及低功耗相关内容予以介绍。如果你对本文内容具有兴趣,不妨继续往下阅读哦。 下面我们将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案,并探讨近期的低功耗研究,以洞察高功率效率FPGA的未来趋势。 功耗的组成部分 FPGA的功耗由两部分组成:动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的布线导线、外部封装引脚或由芯片输出端驱动的板级迹线。FPGA的总动态功耗是所有电容性节点充电产生的组合功耗。 静态功耗与电路活动无关,可以产生于晶体管漏电流,也可以产生于偏置电流。总静态功耗是各晶体管漏电功耗及FPGA中所有偏置电流之和。动态功耗取决于有源电容一侧,因而可随着晶体管尺寸的缩小而改善。然而,这却使静态功耗增加,因为较小的晶体管漏电流反而较大。因此静态功耗占集成电路总功耗的比例日益增大。 如图1所示,功耗很大程度上取决于电源电压和温度。降低FPGA电源电压可使动态功耗呈二次函数下降,漏电功耗呈指数下降。升高温度可导致漏电功耗呈指数上升。例如,把温度从85℃升高至100℃可使漏电功耗增加25%。 图1 电压和温度对功耗的影响 功耗分解 下面分析一下FPGA总功耗的分解情况,以便了解功耗的主要所在。FPGA功耗与设计有关,也就是说取决于器件系列、时钟频率、翻转率和资源利用率。 以Xilinx Spartan-3 XC3S1000 FPGA为例,假定时钟频率为100MHz,翻转率为12.5%,而资源利用率则取多种实际设计基准测试的典型值。 图2所示为XC3S1000的活动功耗和待机功耗分解图。据报告显示,活动功耗是设计在高温下活动时的功耗,包括动态和静态功耗两部分。待机功耗是设计空闲时的功耗,由额定温度下的静态功耗组成。CLB在活动功耗和待机功耗中占最主要部分,这不足为奇,但其他模块也产生可观的功耗。I/O和时钟电路占全部活动功耗的1/3,如果使用高功耗的I/O标准,其功耗还会更高。 图2 Spartan-3 XC3S1000 FPGA典型功耗分解图 配置电路和时钟电路占待机功耗近1/2,这在很大程度上是偏置电流所致。因此,要降低芯片的总功耗,就必须采取针对所有主要功耗器件的多种解决方案。 低功耗设计 FPGA的设计中使用了多种功耗驱动的设计技术。以Xilinx Virtex系列为例,因为配置存储单元可占到FPGA中晶体管数的1/3,所以在该系列中使用了一种低漏电流的“midox”晶体管来减少存储单元的漏电流。为了减少静态功耗,还全面采用了较长沟道和较高阈值的晶体管。动态功耗问题则用低电容电路和定制模块来解决。DSP模块中乘法器的功耗不到FPGA架构所构建乘法器的20%。鉴于制造偏差可导致漏电流分布范围很大,可筛选出低漏电流器件,以有效提供核心漏电功耗低于60%的器件。 除了融入FPGA设计之外,还有许多设计选择方案影响到FPGA的功耗。下面分析部分这类选择方案。 1 功耗估计 功耗估计是低功耗设计中的一个关键步骤。虽然确定FPGA功耗的最准确方法是硬件测量,但功耗估计有助于确认高功耗模块,可用于在设计阶段早期制定功耗预算。 如图1所示,某些外部因素对功耗具有呈指数的影响;环境的微小变化即可造成预估功耗的重大变化。使用功耗估计工具虽难以达到精准,但仍然可以通过确认高功耗模块来为功耗优化提供极好的指导。 2 电压和温度控制 如图1所示,降低电压和温度均可显着减少漏电流。电源电压降低5% 就可降低功耗10%。通过改变电源配置,很容易调整电源电压。目前的FPGA不支持大范围电压调整,推荐的电压范围通常是±5%。结温可以用散热器和气流等冷却方案来降低。温度降低20℃可减少漏电功耗25%以上。降低温度还可呈指数提高芯片的可靠性。研究表明,温度降低20℃可使芯片总体寿命延长10倍。 3 悬挂和休眠模式 悬挂和休眠等模式可有效降低功耗。以Xilinx Spartan-3A FPGA为例,该器件提供两种低功耗空闲状态。在悬挂模式下,VCCAUX电源上的电路被禁用,以减少漏电功耗和消除偏置电流,这样可降低静态功耗40%以上。悬挂时仍保持芯片配置和电路状态。将唤醒引脚置位即可退出悬挂模式。此过程用时不到1ms。 休眠模式允许关闭所有功率调节器,从而实现零功耗。若要重启,必须重开电源并配置器件,此过程需要数十毫秒。切断电源后,所有I/O均处于高阻抗状态。如有I/O需要在休眠模式下主动激活,则必须保持对相应I/O组供电,这会消耗少量待机功率。 4 I/O标准方案 不同I/O标准的功耗水平相差悬殊。在牺牲速度或逻辑利用率的情况下,选择低功耗I/O标准可显著降低功耗。例如,LVDS是功耗大户,其每对输入的电流为3mA,每对输出的电流为9mA。因此,从功耗角度来看,应该仅在系统技术规范要求或需要最高性能时才使用LVDS。 替代LVDS的一种功耗较低而性能较高的方案是HSTL或SSTL,但这二者仍要每输入消耗3mA。如果可能,推荐换用LVCMOS输入。此外,DCI标准是功耗大户。当连接到RLDRAM等存储器件时,请考虑在存储器上使用ODT,而在FPGA上使用LVDCI,以减少功耗。 5 嵌入式模块 用嵌入式模块替代可编程架构可显著降低功耗。嵌入式模块是定制设计的,因此其体积和开关电容都比可编程逻辑的小。这些模块的功耗是等效可编程逻辑的1/5~1/12。如果设计缩小并可装入较小的器件,则使用嵌入式模块可以降低静态功耗。一个潜在的缺点是,使用大型嵌入式模块可能无法更有效地实现非常简单的功能。 6 时钟生成器 在时钟生成中考虑功耗因素可以减少功耗。数字时钟管理器广泛用于生成不同频率或相位的时钟。然而,DCM消耗的功率占VCCAUX不可小觑的一部分;因此,应尽可能限制使用DCM。通过使用多种输出(如CLK2X、CLKDV 和CLKFX),一个DCM常常可生成多种时钟。与为同一功能使用多个DCM相比,这是一种功耗较低的解决方案。 7 Block RAM的构建 多个Block RAM常常可以组合起来构成一个大型RAM。组合的方式可以对功耗意义重大。时序驱动的方法是并行访问所有RAM。例如,可以用4个2k&TImes;9 RAM构成一个2k&TImes;36 RAM。这个较大RAM的访问时间与单个Block RAM相同;然而,其每次访问的功耗却相当于4个Block RAM的功耗之和。 一种低功耗的解决方案是用4个512&TImes;36b RAM 构成同样的2k&TImes;36b RAM。每次访问都会预先解码,以选择访问4个Block RAM之一。尽管预解码延长了访问时间,但较大RAM每次访问的功耗却与单个Block RAM大致相同。 低功耗研究 1 降低电压 降低电压是减少功耗的最有效方式之一,而且随之而来的性能下降对许多并不要求最高性能的设计来说是可以接受的。不过,目前FPGA的工作电压范围很小,在某些电压敏感型电路上还不能使用。 在Xilinx研究实验室,CLB电路被重新设计成能在降低许多的电压下工作,以便在较低功耗情况下提供宽裕的性能权衡余地。例如,对于90nm工艺,电压下降200mV可降低功耗40%,最高性能损失25%;电压下降400mV可降低功耗70%,最高性能损失55%。 2 细粒度电源开关 可编程逻辑设计特有的开销之一是并非所有片上资源都用于给定的设计。可是,未使用的资源保持供电状态,并以漏电功耗的形式增加了总功耗。模块级电源开关可分别关掉未使用模块的供电。每个模块通过一个电源开关耦接到电源。开关闭合时,该模块工作。开关断开时,该模块从电源有效断开,从而使漏电功耗降到1/50~1/100。电源开关的粒度可以小到单个CLB和Block RAM。在设计中,这些电源开关可以通过配置比特流进行编程,也可由用户直接控制或通过访问端口控制。实际设计的基准测试结果表明,细粒度电源开关可减少漏电功耗30%。 3 深睡眠模式 便携电子产品的主要要求之一是器件空闲时功耗极低或无功耗。以Xilinx Spartan-3A FPGA为例,该芯片可通过进入休眠模式来达到此目的,这需要外部控制,苏醒缓慢,且不能恢复FPGA状态。设计动态控制上述细粒度电源开关,令其关闭所有内部模块供电,仅保留配置和电路状态存储组件为供电状态。这样形成的状态是一种深睡眠模式,其漏电功耗为额定功耗的1%~2%,保存FPGA状态,退出此模式仅需数微秒。 4 异构架构 电路的最高时钟频率取决于其时序关键型路径的延迟。非关键型路径的速度可以较慢而不影响整体芯片性能。在大型系统中,可以有几个速度关键型模块(如处理器中的数据通路),其他模块可以是非关键型(如缓存)。 当今的FPGA就功耗和速度而言是相同的;每个CLB 均有同样的功耗和速度特性。异构架构可降低功耗,这种架构包含一些低功耗(同时也较慢)的模块,方法是在低功耗模块中实现非关键型模块。这样做不影响整体芯片性能,因为时序关键型模块并未损失性能。 创建异构架构的一种方法是,分配两条核心供电轨,即一条高电压轨(VDDH)和一条低电压轨(VDDL)。FPGA的每个器件用嵌入式电源开关选择这二者之一,并相应采用高速度或低功耗特性。设计的详细时序确定之后,电压选择便告完成,所以只有非关键型模块才应以VDDL供电。 创建异构架构的另一种方法是,将FPGA分成不同的区,并将这些区分别预制为具有高速度和低功耗特性。可以用不同电源电压、不同阈值或通过若干其他设计权衡条件来实现这些区。要避免性能下降,设计工具必须将设计的时序关键型器件映像成高速度区,而将非关键型器件映射成低功耗区。 5 低摆幅信令 随着FPGA容量增加,片上可编程互连的功耗越来越大。减少这种通信功耗的一种有效方法是使用低摆幅信令,其中导线上的电压摆幅比电源电压摆幅低得多。现今,低摆幅信令常见于在高电容性导线(如总线或片外链接)上进行通信的情况。低摆幅驱动器和接收器比CMOS 缓冲器更复杂,所以占用更多芯片面积。但是,随着片上互连逐渐成为总体功耗的较大组成部分,低摆幅信令的功耗优势将证明增加设计复杂性是值得的。当然,FPGA用户不会看到内部信号电压的差异。 除了目前用于现代FPGA设计的能源优化方案,一些用户设计决策也可以产生显著的功耗效益。可以预见,未来的新技术中会有更大胆地遏制功耗的架构解决方案,从而使新的FPGA应用成为可能。 以上便是此次小编带来的“功耗”相关内容,通过本文,希望大家对上述知识具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-23 关键词: FPGA 指数 功耗

  • 还在了解什么是低功耗?FPGA低功耗设计详解

    还在了解什么是低功耗?FPGA低功耗设计详解

    功耗是各大设计不可绕过的话题,在各大设计中,我们应当追求低功耗。为增进大家对低功耗的认识,本文将对FPGA低功耗设计予以介绍。如果你对FPGA低功耗相关内容具有兴趣,不妨继续往下阅读哦。 FPGA的功耗高度依赖于用户的设计,没有哪种单一的方法能够实现这种功耗的降低。目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。在消费电子领域,OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功耗。 尽管基于90nm工艺的FPGA的功耗已低于先前的130nm产品,但它仍然是整个系统功耗的主要载体。此外,如今的终端产品设计大多要求在紧凑的空间内完成,没有更多的空间留给气流和大的散热器,因此热管理、功率管理继续成为FPGA设计的一个重要课题。 采用FPGA进行低功耗设计并不是一件容易的事,尽管有许多方法可以降低功耗。FPGA的类型、IP核、系统设计、软件算法、功耗分析工具及个人设计方法都会对产品功耗产生影响。值得注意的是,如果使用不当,有些方法反而会增加功耗,因此必须根据实际情况选择适当的设计方法。 FPGA设计的总功耗包括静态功耗和动态功耗两个部分。其中,静态功耗是指逻辑门没有开关活动时的功率消耗,主要由泄漏电流造成的,随温度和工艺的不同而不同。静态功耗主要取决于所选的FPGA产品。 动态功耗是指逻辑门开关活动时的功率消耗,在这段时间内,电路的输入输出电容完成充电和放电,形成瞬间的轨到地的直通通路。与静态功耗相比,通常有许多方法可降低动态功耗。 采用正确的结构对于设计是非常重要的,最新的FPGA是90nm的1.2 V器件,与先前产品相比可降低静态和动态功耗,且FPGA制造商采用不同的设计技术进一步降低了功耗,平衡了成本和性能。这些90nm器件都改变了门和扩散长度,优化了所需晶体管的开关速率,采用低K值电介质工艺,不仅提高了性能还降低了寄生电容。结构的改变,如增强的逻辑单元内部互连,可实现更强大的功能,而无需更多的功耗。StraTIx II更大的改变是采用了六输入查找表(LUT)架构,能够通过更有效的资源利用,实现更快速、低功耗的设计。 除常规的可重配置逻辑外,FPGA正不断集成更多的专用电路。最先进的PLD就集成了专门的乘法器、DSP模块、可变容量RAM模块以及闪存等,这些专用电路为FPGA提供了更加高效的功能。总体上看,采用这些模块节约了常规逻辑资源并增加了系统执行的速度,同时可以减少系统功耗。因此更高的逻辑效率也意味着能够实现更小的器件设计,并进一步降低静态功耗和系统成本。 不同供应商所提供的IP内核对于低功耗所起的作用各有侧重。选择正确的内核对高效设计至关重要,有的产品将注意力集中在空间、性能和功耗的平衡上。某些供应商提供的IP内核具有多种配置(如Altera的Nios II嵌入式处理器内核采用快速、标准和经济等三种版本),用户可根据自己的设计进行选择。例如,如果一个处理器在同一个存储分区中进行多个不同调用,则采用带板载缓存的Nios II/f就比从片外存储器访问数据的解决方案节约更多功耗。 如果用户能够从多种I/O标准中进行选择,则低压和无端接(nON-terminated)标准通常利于降低功耗,任何电压的降低都会对功耗产生平方的效果。静态功耗对于接口标准特别重要,当I/O缓冲器驱动一个高电平信号时,该I/O为外部端接电阻提供电压源;而当其驱动低电平信号时,芯片所消耗的功率则来自外部电压。差分I/O标准(如典型值为350 mV的低开关电压LVDS)可提供更低的功耗、更佳的噪声边缘、更小的电磁干扰以及更佳的整体性能。 利用FPGA的结构来降低功耗还有赖于所使用的软件工具。用户可以从众多综合工具经销商那里进行选择,那些能够使用专用模块电路并智能地设计逻辑功能的综合工具,将有助于用户降低动态功耗。此外,根据自己的设计,用户可以尝试以面积驱动来替代时序驱动的综合,以降低逻辑电平。不同综合工具的选项有所差别,因此应当了解哪个“开关”或“按钮”是必需的。同样重要的还有布局与布线工具,一旦用户选择了某种特殊的FPGA,他就必须采用该供应商的布局布线工具。由于互连会潜在地增加功耗,因而仔细进行布局规划和设计尤为重要。即便设计不需要很快完成,设计者也希望尽可能地加快进度。诸如Altera LogicLock之类的工具所增加的设计功能可使用户在器件定制区域内进行逻辑分组布局,因而一旦用户找到一种高效布局,就能很快改编为他用。  为使设计消耗最小的动态功耗,可采用优化的算法来降低多余和无意义的开关活动,例如具有许多不同状态的状态机。一个二进制编码的状态机将通过触发器产生多个比特并形成组合逻辑,采用格雷码或One-hot编码可降低从一个状态到另一个状态的开关次数。同时工程师在实现降低功耗的目标时,需要平衡格雷码所需的额外组合逻辑,或One-hot编码所需的附加触发器。 数据保护和操作数隔离是另一种降低功耗的技术。在这种技术中只要没有输出,数据路径算子的输入都会保持稳定。输入的开关行为会波及其它电路,因此即使在忽略输出的情况下也能消耗功率,例如某个集成了基本算术逻辑单元(ALU)的设计。通过保持输入的稳定性(停止开关),开关动作的数量就能得到减少。这种方法为每个模块的输入端提供了保护逻辑(触发器和/或门电路),减少了开关动作,从而降低了系统整体的功耗。 在时钟网络上减少开关动作也可大幅降低功耗。多数可提供独立全局时钟的FPGA是分割为几部分的,若一个设计间歇地采用部分逻辑,就可关掉其时钟以节省功耗。最新FPGA中的PLL可禁止时钟网络并支持时钟转换,因此既可关掉时钟也可转换为更低频率的时钟。更小的逻辑部分能够潜在地使用本地/局域时钟来替代全局时钟,因此不必使用不相称的大型时钟网络。 对易受干扰的设计而言,减少意外的逻辑干扰可大幅降低动态功耗。意外干扰是在组合逻辑输出时产生的暂时性逻辑转换。减少这种效应的一个方法是重新考虑时序设计,以平衡时序关键路径和非关键路径间的延迟。用户可在软件工具的帮助下应用这种方法,例如某软件可通过组合逻辑移动寄存器的位置,以实现平衡时序。另外一种方法是引入流水线结构,以减少组合逻辑深度,流水线还有助于增加速度。第二种方法对无意外干扰设计的效果不明显,相反还可能增加功耗。 方便快捷的精确功率估算工具,不仅有助于设计工程师对功率进行定量评估,同时也有助于加快产品设计进度。如果在初期功率评估工具和数据表中没有实际数据,设计工程师就不能在设计阶段走得更远。获取初期评估数据工具,可使设计人员在设计开始之前就进行功率估算。此外作为设计规划,工程师可将布局和布线设计加载到更精确的功率评估持续当中,从而得到一个更精准的功耗描述。最好的评估工具可使仿真文件无缝集成到电源工具中,因而能够获得开关功率的精确描述;若不能进行仿真,则该工具也能自动给出FPGA设计的评估参数。 以上便是此次小编带来的“功耗”相关内容,通过本文,希望大家对FPGA低功耗设计具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-23 关键词: FPGA 指数 功耗

  • RTX 3090 Founder Edition显卡功耗测评,普遍提高

    RTX 3090 Founder Edition显卡功耗测评,普遍提高

    在这篇文章中,小编将对RTX 3090 Founder Edition显卡进行功耗测评,详细内容如下。 RTX 30系显卡的功耗普遍都提高了不少,公版RTX 3080的TGP为320W,而RTX 3090 Founder Edition则是达到350W。那么它在实际中的功耗会是多少呢?小编这次以NVIDIA新推出的那套PCAT来配合这张显卡来测试功耗可以精确测量显卡PCI-E与外接电源接口的实际功率。 显卡满载功耗在3DMark Time Spy Extreme压力测试中获得,待机功耗则是在进入系统后记录10分钟取平均值。 可以看到在待机状态下,RTX 3090 Founder Edition的平均功耗为21W左右,而在滞载时的平均功耗则是355W左右,峰值去到408W。在这样的平均功耗之下,如果玩家是在用一套高端平台,例如Core i9-10900K或者锐龙9 3900X什么3950X的话,那么一个750W的电源显然只是刚刚好的,因此一个850W的会是一个更好的选择。 以上便是小编此次想要和大家共同分享的内容,如果你对本文内容感到满意,不妨持续关注我们网站哟。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-19 关键词: 显卡 满载功耗 功耗

  • 如何降低LED照明开关电源功耗的方法

    如何降低LED照明开关电源功耗的方法

    通常来说,LED灯具和传统的灯源来说,LED灯具有效率高、环保和使用寿命长的特性,因而它们正在成为降低室内和外部照明能耗的主选解决方案。设计用于照明供电的开关电源也应该具有高效率,以便顺应LED灯的节能特性。除了在正常工作过程中具有高功率转换效率之外,开关电源的待机功耗也成为LED业界的普遍关注焦点。在 不远的将来,待机功耗有望调整到1W甚至300mW以下。然而,在LED照明应用中,专用于待机电源的辅助功率级并不适用,主要是因为照明应用在工作期间 不存在待机条件。但是,为灯泡供电的开关电源即便在没有灯或者灯已损坏的条件下仍然与电网连接并吸取能量。这是在照明应用中关心待机功率水平的主要原因。 在空的办公楼中,待机功耗特性不良的照明系统是不环保的,本文探讨如何引入简单的辅助电路来降低待机功耗。所提议的电路能够实现功率因数校正 (PFC)级的间歇工作,该PFC级是降低照明开关电源的待机功耗所必需的。为了评估所提议的电路,我们设计了一个额定功率为120W的两级开关电源,在 宽泛的输入电压范围下可以获得低于1W的待机功耗。 两级配置 由于额定功率的原因和改善功率因数的需求,LED街灯的 开关电源通常使用两级配置,它由第一级的PFC模块和第二级的下游DC-DC转换器构成。在100W左右的中等功率范围,临界导通模式(CRM)是PFC 级合适的控制方案。在这个额定功率范围中,下游DC-DC转换器通常采用准谐振反激拓扑。高度集成的FAN6300脉宽调制(PWM)控制器具有一个内部 波谷电压检测器,能够保证电源系统在宽泛的线路电压范围内工作于准谐振状态,并减小开关损 耗,使功率MOSFET漏极上的开关电压最小化。为了最大限度减小待机功耗和改善轻负载效率,专有的绿色模式功能提供关断时间(off-time)调制, 以便降低开关频率,并执行延长的波谷电压开关,保证MOSFET在关断时漏-源电压保持在最低水平。使用这项特性,第二DC-DC级在无负载条件下进入间 歇工作模式,能够获得非常理想的待机功耗特性。大多数现有的PFC控制器并无间歇工作功能,主要是因为PFC级最初针对消费应用和显示器应用,而在那些应 用中为PFC和DC-DC级提供电压源的辅助电源是分离的。在LED照明应用中,通常不采用辅助功率级,因此,应该关断PFC级,否则待机功耗无法低于 1W. PFC级的间歇工作模式 在两级开关电源中,应关断PFC级,以满足待机功耗法规的要求。关断PFC级的主要原因是大多数PFC控制器没有间歇工作(Burst- operation)特性。如果PFC控制器不支持间歇工作模式,PFC级将会连续工作,即便在无负载条件下也会吸取能量。因此,对于带有现有PFC控制 器的两级开关电源设计而言,关断PFC级是唯一可行的方法。但是,在重新启动PFC级时会出现大的冲击电流,并导致MOSFET等功率开关上电压或电流应 力的增加。此外,还会导致LED灯在恒流工作期间出现闪烁。业界需要找到一种新途径来满足待机功耗法规要求,同时避免上述问题。解决完全关断PFC级带来 的这些副作用的一个可行方法是PFC级采用间歇工作方式。 建议使用一种简单的辅助电路,将PFC的工作与准谐振反激DC-DC转换器进行同步,因为当DC-DC转换器开始间歇工作时,PFC级也能够进 入间歇工作模式。一旦第二级反激转换器结束间歇模式工作,PFC级会立即退出间歇工作模式。图1为该辅助电路的工作原理。PFC级的偏置电源受到准谐振反 激DC-DC转换器反馈的控制。 图1:建议的实现PFC级间歇工作的电路 在无负载条件下,当反激转换器的反馈电压下降时,PFC级的电源电压被切断,PFC控制器停止工作。图2显示负载从满负载到无负载,再到满负载过程 中的工作波形。一旦第二级反激转换器进入间歇工作,PFC级便进入间歇工作模式,并与反激转换器同步停止间歇工作模式。通过对PFC级执行间歇工作,可以 消除可能引起潜在问题的大浪涌电流,并且大幅降低待机功耗。为了评测PFC级的间歇工作,使用FAN7930临界导通模式PFC控制器、带间歇工作功能的 准谐振反激控制器FAN6300A以及所提议的PFC控制电路,设计了一个用于LED街灯的的120W(48V/2.5A) LEB-016演示线路板。如图2所示,建议的电路工作出色。表1所示为在各种输入线路电压下的待机功耗测量值。可以证明:在宽泛的输入范围内,可以使待 机功耗降低80%以上。还可以在高线路输入电压下获得低于0.3W的待机功耗。 图2:进入间歇工作(左图)并返回到满负载工作(右图) 表1:待机功耗 结论 这是一种简单但非常有效的改善照明开关电源待机功耗的方法。这个建议的电路可以使PFC级与第二级DC-DC转换器同步进行间歇工作。这种方法 消除了与关闭和重启PFC级相关的涌入电流问题。建议的电路可以有效降低待机功耗。通过评测线路板验证,在较宽的输入电压范围内,可以使待机功耗小于 1W.所提议的方法对于通常没有待机功率调节模块的照明应用具有很大的吸引力。

    时间:2020-10-17 关键词: 开关电源 led驱动电源 功耗

  • 华硕 GTX 1660 SUPER TUF3 GAMING显卡功耗测评

    华硕 GTX 1660 SUPER TUF3 GAMING显卡功耗测评

    本文中,小编将对华硕 GTX 1660 SUPER TUF3 GAMING显卡进行功耗测评,详细内容如下。 GTX 1660 SUPER本身就是一张不太费电的显卡。而经过测试,默频华硕 GTX 1660 SUPER TUF3 GAMING的待机功耗为15W左右,而满载功耗平均下来在123W左右,基本上与之前测试过的其他GTX 1660 SUPER持平。考虑到它的默认核心频率比起其他GTX 1660 SUPER都要高点,功耗没增加多少这一点就比较有趣了。 而在超频之后,满载功耗则去到了平均145W,比默频时高出了18%左右。从这点可以看出来,如果要超频这张华硕 GTX 1660 SUPER TUF3 GAMING的话,最好还是拉满+20%的额外功耗,不然功耗拖后腿。 以上便是小编此次想要和大家共同分享的内容,如果你对本文内容感到满意,不妨持续关注我们网站哟。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-16 关键词: 华硕 显卡 功耗

  • 华硕TUF RTX 3080 O10G GAMING显卡功耗测评,电源要求高

    华硕TUF RTX 3080 O10G GAMING显卡功耗测评,电源要求高

    在这篇文章中,小编将对华硕TUF RTX 3080 O10G GAMING显卡进行功耗测评,详细内容如下。 显卡功耗测试使用的是NVIDIA提供的PCAT工具,可以精确测量显卡PCI-E与外接电源接口的实际功率。显卡满载功耗在3DMark Time Spy Extreme压力测试中获得,待机功耗则是在进入系统后记录10分钟取平均值。 负载时TUF RTX 3080 O10G GAMING的平均功耗是346.8W,而峰值功耗384W,待机时的平均功耗则是12W,说真的RTX 3080的功耗比上代的RTX 2080 Ti更高,对电源的要求也更高,一个750W的电源是不能少的。 以上便是小编此次为大家带来的所有介绍,如果你想了解更多有关它的内容,不妨百度、google进行探索哦。

    时间:2020-10-13 关键词: 华硕 显卡 功耗

  • FPGA电源设计经验分享

    FPGA电源设计经验分享

    通常来说外部电源为 FPGA 或者 CPLD 内部和外部正常工作提供电能源。实施电源方案时,设计人员应该明确知道这些供电电源 ( 也称为“轨式电源” ) 的总功率。而且,和器件外部消耗的总功率相比,设计人员还需要考虑器件内部实际消耗的总功率 ( 称为“热功率”或者“耗散功率” ) ,例如,外部输出电容负载和平衡电阻匹配网络的功耗。 一、FPGA使用的电源类型 FPGA电源要求输出电压范围从1.2V到5V,输出电流范围从数十毫安到数安培。可用三种电源:低压差(LDO)线性稳压器、开关式DC-DC稳压器和开关式电源模块。最终选择何种电源取决于系统、系统预算和上市时间要求。 如果电路板空间是首要考虑因素,低输出噪声十分重要,或者系统要求对输入电压变化和负载瞬变做出快速响应,则应使用LDO稳压器。LDO功效比较低(因为是线性稳压器),只能提供中低输出电流。输入电容通常可以降低LDO输入端的电感和噪声。LDO输出端也需要电容,用来处理系统瞬变,并保持系统稳定性。也可以使用双输出LDO,同时为VCCINT和VCCO供电。 如果在设计中效率至关重要,并且系统要求高输出电流,则开关式稳压器占优势。开关电源的功效比高于LDO,但其开关电路会增加输出噪声。与LDO不同,开关式稳压器需利用电感来实现DC-DC转换。 二、FPGA的特殊电源要求 为确保正确上电,内核电压VCCINT的缓升时间必须在制造商规定的范围内。对于一些FPGA,由于VCCINT会在晶体管阈值导通前停留更多时间,因此过长的缓升时间可能会导致启动电流持续较长时间。如果电源向FPGA提供大电流,则较长的上电缓升时间会引起热应力。ADI公司的DC-DC稳压器提供可调软启动,缓升时间可以通过外部电容进行控制。缓升时间典型值在20ms至100ms范围内。 许多FPGA没有时序控制要求,因此VCCINT、VCCO和VCCAUX可以同时上电。如果这一点无法实现,上电电流可以稍高。时序要求依具体FPGA而异。对于一些FPGA,必须同时给VCCINT和VCCO供电。对于另一些FPGA,这些电源可按任何顺序接通。多数情况下,先给VCCINT后给VCCO供电是一种较好的做法。 当VCCINT在0.6V至0.8V范围内时,某些FPGA系列会产生上电涌入电流。在此期间,电源转换器持续供电。这种应用中,因为器件需通过降低输出电压来限制电流,所以不推荐使用返送电流限制。但在限流电源解决方案中,一旦限流电源所供电的电路电流超过设定的额定电流,电源就会将该电流限制在额定值以下。 三、FPGA配电结构 1.集中式电源结构 对于高速、高密度FPGA器件,保持良好的信号完整性对于实现可靠、可重复的设计十分关键。适当的电源旁路和去耦可以改善整体信号完整性。如果去耦不充分,逻辑转换将会影响电源和地电压,导致器件工作不正常。此外,采用分布式电源结构也是一种主要解决方案,给FPGA供电时可以将电源电压偏移降至最低。 在传统电源结构中,AC/DC或DC/DC转换器位于一个地方,并提供多 个输出电压,在整个系统内分配。这种设计称为集中式电源结构 (CPA),见图1。以高电流分配低电压时,铜线或PCB轨道会产生严重的电阻损耗,CPA就会发生问题。 图1 集中式电源结构 2.分布式电源结构 CPA的替代方案是分布式电源结构(DPA),见图2。采用DPA时,整个系统内仅分配一个半稳压的DC电压,各DC/DC转换器(线性或开关式)与各负载相邻。DPA中,DC/DC转换器与负载(例如FPGA)之间的距离近得多,因而线路电阻和配线电感引起的电压下降得以减小。这种为负载提供本地电源的方法称为负载点(POL)。 图2 分布式电源结构 四、FPGA的管脚介绍 FPGA引脚分为两类:专用引脚和用户自定义引脚; 专用引脚大概占FPGA引脚数的20%~30%,也就是说其硬件编码都是为了实现专用功能而编写的。 而专用引脚又分为以下3个子类: 电源引脚:接地或阳极引脚(内核或IO)。 配置引脚:用来“下载”FPGA。 专用输入或时钟引脚:它们能驱动FPGA内部的大网线,适合于带有大输出端口(fanout)的时钟和信号。 其它的引脚就是用户引脚了。 1.用户引脚 FPGA的大部分引脚属于“用户引脚”(比如所谓的“IOs",或者"I/Os",或"用户I/Os",或"用户IOs”,或"IO引脚",或……自己理解)。IO代表“输入-输出”。 注意: 用户可以完全自定制用户IO。它们可以被编程作为输入,输出或双向IO(三向缓冲)。每个“IO引脚”被连接$到FPGA内部的IO单元上。这个“IO单元”通过VCCIO(IO加电引脚)引脚来上电。 2.IO簇 通常每个FPGA有很多VCCIO引脚(IO Power pins),都被加同样的电压。但是新一代的FPGA引入了“用户IO组”。可以把IO分为不同的组,每组加各自的电压。这就使FPGA可以用作一个变压转换器了,比如对于开发板部分工作于3.3v,部分工作于2.5v的很有用。(比如cyclone III系列的接DDR2要1.8V的电压) 3.FPGA电源 FPGA通常需要两个电压才能运行:一个是“核心电压”,另一个是“IO电压”。每个电压通过独立的电源引脚来提供。 内核电压(这里简称VCCINT)是用来给FPGA内部的逻辑门和触发器上的电压。该电压随着FPGA的发展从5v、3.3v、2.5v、1.8v、1.5v变的越来越低。核心电压是固定的。(根据所用FPGA的模式来确定)。IO电压(简称VCCIO)是用于FPGA的IO模块(同IO引脚)上的电压。该电压应该与其它连接到FPGA上的器件的电压匹配。 实际上,FPGA器件本身是允许VCCINT和VCCIO相同的(比如VCCINT和VCCIO两种引脚可以被连接在一起)。但是FPGA设计是面向低电压内核和高电压IO的,所以两种电压一般是不相同的。 命名 内部电压Xilinx简称VCC,Altera简称VCCINT;IO电压Xilinx简称VCCO,而Altera简称VCCIO。 五、FPGA功耗分析 外部电源为 FPGA 或者 CPLD 内部和外部正常工作提供电能源。实施电源方案时,设计人员应该明确知道这些供电电源 ( 也称为“轨式电源” ) 的总功率。而且,和器件外部消耗的总功率相比,设计人员还需要考虑器件内部实际消耗的总功率 ( 称为“热功率”或者“耗散功率” ) ,例如,外部输出电容负载和平衡电阻匹配网络的功耗。 器件、输出负载、外部匹配网络 ( 如果有 ) 的总功耗通常包括以下几部分: 待机功耗 动态功耗 I/O功耗 待机功耗来自器件待机模式下的 ICCINT 电流。内核动态功耗来自器件内部开关 ( 内部节点电容冲放电 )。 I/O 功耗来自外部开关 ( 和器件引脚连接的外部负载电容冲放电 )、 I/O 驱动和外部匹配网络 ( 如果有 ) 。 热功耗是器件封装内部实际消耗总功率的一部分,其余部分在外部耗散掉。设计人员在确定器件本身热传导能力 ( 称为热阻 ) 能否满足内部管芯结温正常工作要求时,或者需要铝热沉等其他散热方案来实现更好的热传导性能时,应该考虑器件内部的实际热功耗。一般而言,待机功耗、动态功耗以及部分 I/O功耗组成了总功耗中的实际热功耗。 1.待机功耗 由于泄漏电流的存在,器件在待机时也会消耗能量。待机功耗随管芯大小、温度以及工艺的变化而变化。可以利用器件特征参数来模拟待机功耗,并定义为两类:典型功耗和最大功耗。 Stratix® II 器件使用 90 nm 工艺技术,对功耗和性能进行了优化。和前一工艺技术的器件相比,90 nm 器件由于泄漏导致静态功耗增大,对总功耗有很大的影响。 90 nm 工艺节点的待机功耗比以前的工艺技术更依赖于管芯结温。设计人员应重视降低结温,以便降低总功耗的待机功耗。下面的图 1 是待机功耗和结温的关系。 2.动态功耗 内部节点改变逻辑状态时会消耗器件内部动态功耗,因为它需要能量对逻辑阵列和互联网络的内部电容进行冲放电 ( 例如,从逻辑 0 变到逻辑 1) 。内核动态功耗包括导线功耗和逻辑单元 (LE) 功耗 ( 或者 Stratix II 的自适应逻辑模块 (ALM))。 LE/ALM 功耗来自内部节点电容冲放电以及内部电阻单元的电流。导线功耗来自每个 LE/ALM 驱动外部导线电容时的冲放电电流。内核动态功耗主要来自以下结构单元: RAM 模块 (M512、 M4K 和 M-RAM) DSP 乘法器模块 锁相环 (PLL) 时钟树网络 高速差分接口 (HSDI) 收发器 上面列出的每个单元结构总电流之和与 VCCINT (Stratix II 为 1.2V) 相乘得到动态总功耗: 动态功耗 = VCCINT × Σ ICCINT (LE/ALM, RAM, DSP, PLL, Clocks, HSDI, 导线 ) 得到多个电容之和后,采用等价 ( 集总 ) 电容值计算动态功耗。例如,信号驱动输入或者输出时,对引脚、走线和封装电容求和。如果明确了内部开关频率,这一近似方法是足够的。 Altera 利用近似曲线 ( 基于特征数据 ) 来确定内部开关频率,有效地估算大部分设计拓扑的动态功耗。估算器件资源的总功耗时,应考虑资源的最大开关频率、估算的触发因子、下游逻辑扇出,以及通过器件特征参数获得的资源系数等。 Altera 的 PowerPlay 功耗分析和优化工具包考虑了所有这些因素进行功耗估算和分析。 3、IO功耗 I/O 功耗是 VCCIO 功耗,主要来自器件输出引脚连接的外部负载电容、阻抗模式输出驱动电路以及外部匹配网络 (如果有) 的冲放电电流。器件 I/O 功耗按下式计算: I/O power功耗 = (有源输出驱动数 × 功耗系数) +0.5 × (管芯、封装走线、引脚和输出负载电容之和) ×I/O 标准电压摆幅 × fMAX × (触发因子/100) × VCCIO 有源输出驱动数包括有源双向输出。除了上面计算的 I/O 功耗,还有其他因素影响 I/O 功耗,包括同时由 VCCIO 供电的 I/O 缓冲单元。下面的图 2 是 I/O 缓冲模型。 如前所述, FPGA 或者 CPLD 内部要实际消耗一部分 VCCIO 功耗,外部匹配电阻网络以及输出电容负载消耗了另一部分能量。设计人员在规划散热管理方案时,应考虑 VCCIO 的内部功耗 ( 器件本身或者通过外部热沉) 。作为 VCCIO 电压稳压器和转换器 ( 指轨式电源 ) 输出功率的一部分,设计人员应考虑外部功率组成。 4.其他功耗要求 设计 FPGA 和CPLD 时,设计人员还应该考虑和总功耗有关的其他几个因素:浪涌电流、配置功耗以及 VCCPD( 仅对Stratix II) 。 4.1 浪涌电流 浪涌电流是器件初始化上电时的电流。在上电阶段,必须为器件提供最低逻辑阵列电流 (ICCINT) ,并维持一段时间。这一持续时间取决于电源提供的电流大小。如果电流较大, VCCINT 能够迅速上升。当电压达到额定值的 90%时,一般不再需要最初的大电流。最大浪涌电流和器件温度成反比。随着器件温度的提高,上电浪涌电流下降 ( 而待机电流会随着温度提高而增大 ) 。 4.2 配置功耗 对于普通的 FPGA ,配置功耗是配置器件时消耗的能量。在配置和初始化阶段,器件需要能量来复位寄存器,使能 I/O 引脚,进入工作模式。上电阶段, I/O 引脚在配置前以及配置期间为三态,以降低功耗,防止在这段时间驱动输出。

    时间:2020-10-13 关键词: FPGA 电源 功耗

  • 讯景XFX RX 590 GME傲狼版显卡功耗测评

    讯景XFX RX 590 GME傲狼版显卡功耗测评

    下面内容中,小编将对讯景XFX RX 590 GME傲狼版显卡的功耗加以测评,一起来看看吧。 在3DMark的FSE压力测试中,我们使用可以同时测量PCIe与电源供电的专业设备测量显卡的满载功耗情况。 通过测试我们看到,XFX RX 590 GME 傲狼版显卡在满载时的峰值功耗为267.383W,待机时大多数情况下的功耗为40W左右,也有峰值为68w的情况发生。因此如果你搭配一个3600X这种处理器的话,最低应该使用450W的电源,保险起见的话应该购买550W以上的电源。 上述便是小编这次为大家推荐的内容,希望大家喜欢,想了解更多内容,请关注我们网站哦。

    时间:2020-10-12 关键词: 显卡 讯景 功耗

  • 华硕TUF RTX 3090 GAMING显卡功耗测评

    华硕TUF RTX 3090 GAMING显卡功耗测评

    本文中,小编将对华硕TUF RTX 3090 GAMING显卡的功耗进行测评,详细内容如下。 分别测试待机、Furmark烤机时的整机功耗,另外我们还会加上游戏功耗测试,测试的游戏项目为巫师3。测试所用的电源为威刚XPG CORE REACTOR 850 GOLD金牌电源。 几张显卡的待机功耗都差不多,在90~94W之间。 在运行大型3D游戏《巫师3》时,TUF RTX 3090的整机功耗比公版RTX 3080高了49W,比RTX 2080 Ti高了103W。 在使用FurMark进行烤机时,TUF RTX 3090平台的功耗比RTX 3080也高了44W,比RTX 2080 Ti高了99W。 最后,小编诚心感谢大家的阅读。你们的每一次阅读,都是对小编莫大的鼓励。最后的最后,祝大家有个精彩的一天。

    时间:2020-09-29 关键词: 华硕 显卡 功耗

  • DC-DC BOOST空载输入电流如何计算?

    在低功耗应用中,DC-DC的静态功耗和关闭功耗是两个很重要的指标,这两个值一般都很小uA级别,实际测试会有很多的机器误差,需要使用精密的电流源。有些时候用公式计算,也可以作为辅助,本文给出计算公式。 DC-DC BOOST电路各部分电流示意图 空载时输入电流的计算公式为: is the into the pin is the output voltage of the boost converter is the input voltage of the boost converter, or the battery voltage η is the efficiency when the boost converter is switching is the into the pin is the current of the feedback resistor divider is the load current 和 都是已知的,空载时 为0, 为输出电压除以两个反馈电阻之和,BOOST的效率一般较高,可以选择85%~90%,最好根据实际测试情况得出。 和 一般DC-DC的SPEC中会给出。 TI实际测试值和公式计算值进行对比,还是非常接近的。 今天的文章内容到这里就结束了,希望对你有帮助,我们下一期见。 免责声明:本文系网络转载,版权归原作者所有。 如有问题,请联系我们,谢谢! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-21 关键词: 电路 功耗

  • 技嘉RTX 3080 GAMING OC魔鹰显卡满载功耗测评

    技嘉RTX 3080 GAMING OC魔鹰显卡满载功耗测评

    本文中,小编将对技嘉RTX 3080 GAMING OC魔鹰显卡进行满载功耗测评,一起来看看它的表现吧。 这次显卡的功耗测试使用的是NVIDIA提供的PCAT工具,可以精确测量显卡PCI-E与外接电源接口的实际功率。显卡满载功耗在3DMark Time Spy Extreme压力测试中获得,另外我们不仅使用出厂默认使用的OC超频BIOS进行测试,我们还对SILENT静音BIOS进行相关的体验。 在使用默认的OC超频BIOS的情况下,技嘉RTX 3080 GAMING OC魔鹰显卡的满载平均功耗为365W,峰值功耗则为407W,待机平均功耗则是28W左右,与显卡的TGP设定基本相符。从这里我们也可以看出,RTX 3080显卡的实际功耗是要高于RTX 2080 Ti的,官方推荐的750W电源确实很有必要。 使用OC超频BIOS的满载功耗 使用SILENT静音BIOS的满载功耗 此外我们也使用了SILENT静音BIOS来进行显卡的功耗测试,技嘉RTX 3080 GAMING OC魔鹰显卡在使用SILENT静音BIOS时,TGP功耗是要略低一些为345W的,因此实际功耗表现也会略低一些,从测试结果来看是平均功耗325W左右,峰值功耗为365W。 上述便是小编这次为大家推荐的内容,希望大家喜欢,想了解更多内容,请关注我们网站哦。

    时间:2020-09-20 关键词: 显卡 技嘉 功耗

  • 耕升RTX 3080炫光显卡功耗测评

    耕升RTX 3080炫光显卡功耗测评

    本文中,小编将对耕升RTX 3080炫光显卡进行功耗测评,一起来看看它的表现吧。 通过我们专用的显卡功耗测试仪器,可以分别精确地测量显卡PCI-E、外接电源接口瓦特数,显卡最大功耗在3DMark Fire Strike压力测试中获得,待机功耗则是在进入系统后记录1分钟取平均值。 经过测试,耕升RTX 3080炫光的待机功耗平均为21.36W,满载功耗平均为325W,与公版相差无几。搭配电源的话,考虑到CPU等平台其他部件的功耗,建议750W的电源起步。 以上就是小编这次想要和大家分享的内容,希望大家对本次分享的内容已经具有一定的了解。如果您想要看不同类别的文章,可以在网页顶部选择相应的频道哦。

    时间:2020-09-20 关键词: 显卡 耕升 功耗

  • 影驰RTX 3080黑将显卡功耗测评

    影驰RTX 3080黑将显卡功耗测评

    本文中,小编将对影驰RTX 3080黑将显卡进行功耗测评,一起来看看它的表现吧。 小编这次以NVIDIA新推出的那套PCAT来配合这张显卡来测试功耗可以精确测量显卡PCI-E与外接电源接口的实际功率。 显卡满载功耗在3DMark Time Spy Extreme压力测试中获得,待机功耗则是在进入系统后记录10分钟取平均值。 可以看到在满载时,影驰RTX 3080黑将的平均功耗大概为324W左右,而峰值功耗是353W。由于影驰RTX 3080黑将出厂是以公版的频率来运行的,因此功耗与公版RTX 3080的可以说是非常接近,至于待机功耗则是在24W左右。由于其功耗比起上代的RTX 2080 Ti更高,因此一个750W的电源是入场券了。 经由小编的介绍,不知道你对它是否充满了兴趣?如果你想对它有更多的了解,不妨尝试度娘更多信息或者在我们的网站里进行搜索哦。

    时间:2020-09-20 关键词: 显卡 影驰 功耗

  • 英伟达NVIDIA RTX 3080显卡功耗测评

    英伟达NVIDIA RTX 3080显卡功耗测评

    本文中,小编将对英伟达NVIDIA RTX 3080显卡进行功耗测评,和小编一起来了解下吧。 由于TDP大幅度提升,外界传言需要RTX 3080需要配备额定1000W的电源,事实是否真的如此呢? 分别测试待机、与Furmark烤机功耗,另外我们还会加上游戏功耗测试,测试的游戏项目为《巫师3》。 测试所用的电源为鑫谷昆仑KL750G金牌电源。 由于我们的测试平台将i9-10900K超频到了5.2GHz(核心)+4.8GHz(Ring),皇家戟F4-4000C15D 8GBx4的默认电压也高达1.5V,因此待机功耗也是水涨船高,几块N卡的平台待机功耗都在90W左右。 在运行《巫师3》时,NVIDIA RTX 3080平台的整机功耗达到了450W,比RTX 2080 Ti高了55W的样子,比RTX 2080更是高了126瓦。 至于烤机功耗,其实NVIDIA RTX 3080显卡的功耗一直在305W~320W之间跳动,对应的平台功耗则是450W~470W之间。这个功耗数字比起RTX 2080 Ti来说高了60W左右,比起RTX 2080则高了110W。 以上便是小编此次想要和大家共同分享的内容,如果你对本文内容感到满意,不妨持续关注我们网站哟。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-09-20 关键词: 英伟达 显卡 功耗

  • 七彩虹iGame RTX 3080 Ultra 10G显卡功耗测评

    七彩虹iGame RTX 3080 Ultra 10G显卡功耗测评

    本文中,小编奖对七彩虹iGame RTX 3080 Ultra 10G显卡的进行功耗测评,如果你对七彩虹iGame RTX 3080 Ultra 10G显卡具有兴趣,不妨和小编一起来了解下吧。 分别测试待机、Furmark烤机时的整机功耗,另外我们还会加上游戏功耗测试,测试的游戏项目为巫师3。测试所用的电源为酷冷至尊V850铂金牌电源。 几张显卡的待机功耗都差不多,在90~94W之间。 在运行大型3D游戏《巫师3》时,iGame RTX 3080 Ultra 10G的整机功耗比公版RTX 3080高了7W,比RTX 2080高了123W。 在使用FurMark进行烤机时,iGame RTX 3080 Ultra 10G平台的功耗比公版也高了6W,比RTX 2080 Ti高了61W。 上述便是小编这次为大家推荐的内容,希望大家喜欢,想了解更多内容,请关注我们网站哦。

    时间:2020-09-19 关键词: 显卡 七彩虹 功耗

  • 索泰RTX 3080 X-GAMING OC显卡功耗测评

    索泰RTX 3080 X-GAMING OC显卡功耗测评

    本文中,小编奖对索泰RTX 3080 X-GAMING OC显卡的进行功耗测评,如果你对索泰RTX 3080 X-GAMING OC显卡具有兴趣,不妨和小编一起来了解下吧。 分别测试待机、Furmark烤机时的整机功耗,另外我们还会加上游戏功耗测试,测试的游戏项目为巫师3。测试所用的电源为谷昆仑KL-750W铂金牌电源。 几张显卡的待机功耗都差不多,在90~94瓦之间。 在运行大型3D游戏《巫师3》时,RTX 3080 X-GAMING OC的整机功耗比RTX 2080 Ti高了50多瓦,比RTX 2080更是多了120瓦左右。 使用FurMark烤机的时候,RTX 3080 X-GAMING OC平台的整机功耗达到了458W,比RTX 2080 Ti高了48瓦,比RTX 2080高了108瓦 以上便是小编此次带来的全部内容,十分感谢大家的耐心阅读,想要了解更多相关内容,或者更多精彩内容,请一定关注我们网站哦。

    时间:2020-09-19 关键词: 显卡 索泰 功耗

  • 飞兆G类音频放大器实现智能手机功耗挑战

    飞兆G类音频放大器实现智能手机功耗挑战

        “从今年参展的产品来看,便携式领域的热点当属智能手机和平板电脑。”飞兆半导体高级市场业务推广经理李文辉指出,“不过,随着产品设计日益人性化,功能越来越丰富,耗电成为手机制造厂商面临的主要难点。例如,如今的手机电池容量较过去增加了1倍,但是待机时间却缩短了2-3倍。”   李文辉表示,“过去,我们的节能设计大部分集中在RF和功率放大器、多媒体应用处理器以及LED背光这三个环节,但日益严苛的功耗需求使得音频系统成为下一个节能设计的目标。”音频部分的功率约占普通智能电话功率预算的12%左右,通过改善设计能够有效地帮助提高音频品质并减小对电池寿命的影响。   因此,智能手机和平板电脑制造商对音频IC供应商提出了很高的期望:必须具有先进的音频处理能力,高性能升压设计,节省成本的CSP封装以及低功耗音频 IC,才能够同时满足对于更清晰的音频,更响亮的扬声器、小占位面积以及长电池运行时间的高要求。但是,更响亮的音频通常会影响电池寿命和提高失真;延长电池寿命通常会影响音量;失真控制则会影响音质和电池寿命。飞兆半导体开发的带有先进的扬声器保护功能的升压放大器,高级音频处理技术、音频编解码器、封装技术以及用G类放大器取代主流的AB类放大器,将能够在三者之间取得很好的平衡。   从2009年收购一家便携音频公司至今,飞兆半导体不断扩展具备更高的输出功率、动态范围压缩、扬声器保护功能、信噪比改善、失真控制和功率管理的新型产品,通过提供差异化的增值便携音频产品来满足消费者的需求。   该公司最新推出的便携音频IC解决方案能够让小型扬声器更响亮、更清晰。这两款新产品包括带有集成降压转换器的FAB1200立体声Class-G接地参考(ground-referenced)耳机放大器,以及带有立体声Class-G耳机放大器和1.2W Class-D单声道扬声器放大器的FAB2200音频子系统。李文辉指出,与传统的AB类放大器相比,G类放大器的优势是能够按音源的大小改变工作电压,但其架构复杂,进行切换时的反应速度以及如何防止干扰是关键问题。飞兆半导体的新产品采用其专有技术实现了快速的两路切换,其信噪比(SNR)为 106dB,电源抗干扰能力(PSR)为77dB(扬声器)和94dB(耳机),可达到堪比MP3的音频效果,并在常见的音源大小范围内达到了优于 Class-AB的效率。        图1:飞兆半导体FAB1200立体声Class-G耳机放大器/FAB2200 Class-G/Class-D音频子系统。   FAB1200 的特性是带有能够生成负电源电压的充电泵,可让耳机以接地居中(ground-centered)输出且无需电容器,可以省去多达两个外部电容器。器件使用一个集成式感应降压调节器来直接连接电池,并基于输出信号电平来调节两个不同电平之间的供电电压,从而降低功耗。该特性能够有效降低系统成本并延长电池使用时间,同时维持高音频质量水平.   FAB2200是结合一个无电容器立体声Class-G耳机放大器和一个Class-D 扬声器放大器的音频子系统。这一解决方案采用专有的集成式充电泵生成多个供电轨,以提供接地居中的Class-G耳机输出。相比Class-AB设计实现方案,新产品能够显著降低功耗,同时提供高电源抑制比。        图2:飞兆半导体在手机产品领域拥有悠久历史。   无滤波器Class-D放大器可以直接连接至一个扬声器,省去两个外部滤波器网络,从而降低总体系统成本。该器件还具有自动增益控制(AutomaTIc Gain Control, AGC)功能,可以限制扬声器的最大输出电平以保护扬声器,防止引入失真。它还可在电池电压下降时以动态方式限制幅度。        图3:FAB2200音频子系统(耳机+扬声器放大器)框图。   FAB1200 和 FAB2200便携音频IC能够使得手机、平板电脑/ MID和其它便携音频应用产品的音质更响亮清晰,同时降低总体系统成本并最大限度地减小对电池运行时间的影响。“我们的目标是帮助手机供应商改善耗电效率,并增加产品本身的功能。”据李文辉透露,在排名全球前五的手机厂商中,采用FAB2200的智能手机产品已经开始出货,FAB1200也正在评估当中。“我相信,在高端智能手机和平板电脑中,Class-G放大器将会成为市场主流,而在1500元以下的低端产品中,大多仍将采用Class-AB放大器。”他最后强调。 更多展会精彩请查看:2011便携产品创新技术展专题

    时间:2020-09-09 关键词: 飞兆 智能手机 g类音频放大器 功耗

  • 爱特梅尔推出小型LIN系列元件 为汽车开关扫描和环境照明应用提供最低功耗

      网络技术发展迅猛,而在工业市场上以太网则占统治地位。交换机为快速以太网的升级提供了很好的灵活性和易处理性,以太网交换机将自动地检测和之相接设备的速率,允许在同一个交换机上使用10Mbps和100Mbps设备而无须替代原有的网络设施。   工业以太网交换机在工业级设计一般在设计上满足:工业宽温设计,4级电磁兼容设计,冗余交直流电源输入,另外PCB板一般做“三防”处理。工业现场的环境比普通环境都要恶劣,至少在震动,湿气,温度上都要比普通环境恶劣,普通交换机在设计上没有抵御在工业环境中出现的各种情况的能力,普通交换机不能长时间工作在这种恶劣环境下,经常容易出现故障,更使维护成本上升,一般不建议在工业环境中使用商业交换机,为了能使交换机在这种恶劣环境中使用,故生产出能适应这种环境的交换机,工业级别的交换机的可靠性有电源故障,端口中断,可由继电器输出报警,冗余双直流电源输入,主动式电路保护,过压、欠压自动断路保护。   目前。国内工业以太网交换机市场中,电力和轨道交通是工业交换机的重点应用领域,占到市场的70%。中国工业以太网交换机市场活跃着大约50家厂商。中国工业以太网交换机市场的外资厂商在15家左右,台资厂商3-4家,本土厂商30家左右。本土厂商中以地方品牌居多。在工业以太网交换机的销售中有近 70%的工业以太网交换机是通过分销的方式进入到市场的。通常外资企业采用分销的方式销售产品,内资企业采用直销的方式。   国内工业以太网的制约因素很大程度上还是因为没有一个统一的通用标准,产品参差不齐,价格差异大,用户选择困难。同时,工业以太网技术与现场总线技术长期并存。现场总线技术还将长期存在,这限制了工业以太网交换机向更广阔的应用领域发展。   中国未来工业以太网交换机将伴随着工业自动化进程的不断推进和工业以太网技术应用的不断推广,迎来更大的发展。从技术角度,实时通讯、稳定性、安全性等是工业以太网交换机产品的着眼点。随着无线网络、蓝牙等网络技术的发展,工业以太网交换机将继续前行。从产品角度,多功能化是工业以太网交换机发展的方向。网管型工业以太网交换机比非网管型功能更强大。

    时间:2020-09-07 关键词: lin 爱特梅尔 汽车开关 功耗

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包