问题: 2个频率无关的时钟,在sel的选择下做切换。 有时一个看起来简单,实际上是在考验ASIC工程师的问题。 1.简单的讲就是做信号的2选1么,那么我们就先做一个简
问题: 2个频率无关的时钟,在sel的选择下做切换。有时一个看起来简单,实际上是在考验ASIC工程师的问题。1.简单的讲就是做信号的2选1么,那么我们就先做一个简答的2选1吧。这是一个逻辑图,实际的2选1是由3个门电路
问题: 2个频率无关的时钟,在sel的选择下做切换。有时一个看起来简单,实际上是在考验ASIC工程师的问题。1.简单的讲就是做信号的2选1么,那么我们就先做一个简答的2选1吧。这是一个逻辑图,实际的2选1是由3个门电路
1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免。如果对跨