当前位置:首页 > 收发器
  • SN75ALS171/SN75ALS171A 3路差分总线收发器

    SN75ALS171/SN75ALS171A 3路差分总线收发器

    SN75ALS171/SN75ALS171A;3路差分总线收发器电路的基本特性:1) 低脉冲偏斜5ns(最大值);2) 驱动器输出电流:±60mA;3) 热关机保护;4) 驱动器正和负电流限制;5) 接收器输入阻抗:12kΩ(最小值);6) 接收器输入灵敏度:±300mV(最大值);7) 接收器输入迟滞:60mV(标准值);8) 单5V电源操作。;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;

    时间:2018-10-25 关键词: 收发器 总线 差分 总线与接口 sn75als171a

  • AeroComm推出基于TI SoC的ZigBee收发器

    AeroComm推出基于TI SoC的ZigBee收发器

    向商们提供完整RF方案的全球供应商AeroComm日前推出无线业界突破性产品ZB2430 "ZigBee任你行"(ZigBee Your Way)收发器。它采用TI先进的802.15.4系统级芯片和Z堆栈(Z-Stack)技术,为商们提供具有卓越无线性能的产品,在功耗、集成度、作用距离、功能及特性方面均有不俗表现。 ZB2430特别适合功率有限的工业和商用产品。AeroComm称,该模块的接收器和低功耗模式是市场现有ZigBee模块无法抗衡的。现在有两种输出功率模式可用于选择:适用于供电通讯产品的ZB2430及长距离通讯的ZB2430-100 (100mW)。 ZB2430采用TI的嵌入式Z堆栈固件,是为安全低功耗的网络产品而设计的。这些模块有协调及路由器(全功能设备)或终端设备(功能受限设备)可供选择。由于该模块具有网络扫描、自动配置、动态路由、查找及安全功能,有助于网络达到可靠的冗余性、安全的多通讯节点和长距离性能。此外,它的标准128KB嵌入式闪存便于实现更大型、更复杂的应用。 ZB2430的通讯频带为2.4GHz ISM,特别适合需要在通用平台将终端产品标准化的商们。AeroComm为OEM商们推出ZigBee任你行,就是旨在为他们提供定制并优化的硬件方案,以满足产品的特定需求,如可以提供,调整灵敏度、接口、输出功率和遥控无线电配置等。 主要特性: ·业界首个SoC Zigbee兼容的收发器模块 ·同类产品功耗最低 ·采用小型表面封装,已通过大批量OEM集成的模块化FCC认证 ·可靠的ZigBee网状架构 ·适合全球产品的2.4GHz频带 ·128 KB闪存 ·电量监视器、温度和器 ·128位AES加密和安全服务 ·多配置.

    时间:2019-04-15 关键词: TI Zigbee 收发器 总线与接口 aerocomm

  • SN65HVD230型CAN总线收发器的原理及应用

    摘要:sn65hvd230是德州仪器公司生产的3.3v can收发器,该器件适用于较高通讯速率、良好抗干扰能力和高可靠性can总线的串行通信。文中主要介绍sn65hvd230的结构、原理及其在智能电源控制器中的应用。 关键词:收发器 can can收发器引言can总线以其较高的通讯速率、良好的抗电磁干扰能力可实现高可靠性串行通信,因而在实际应用中具有极高的应用价值。但是,随着集成技术的不断发展,为了节省功耗,缩小电路体积,一些新型can总线控制器的逻辑电平均采用lvttl,这就需要与之相适应的总线收发器。ti公司生产的sn65hvd230型电路很好地解决了这个问题。 1 sn65hvd230简介sn65hvd230是德州仪器公司生产的3.3can总线收发器,主要是与带有can控制器的tms320lx240x系列dsp配套使用,该收发器具有差分收发能力,最高速率可达1mb/s。广泛用于汽车、工业自动化、ups控制等领域 1.1 主要特点及引脚功能sn65hvd230可用于较高干扰环境下。该器件在不同的速率下均有良好的收发能力,其主要特点如下:·完全兼容iso11898标准;·高输入阻抗,允许120个节点;·低电流等待模式,典型电流为370μa;·信号传输速率最高可达1mb/s;·具有热保护,开路失效保护功能;·具有抗瞬间干扰,保护总线的功能;·斜率控制,降低射频干扰(rfi);·差分接收器,具有抗宽范围的共模干扰、电磁干扰(emi)能力。 sn65hvd230采用psop8封装,具体引脚排列及其逻辑功能如图1所示,表1所列是其引脚功能。表1 sn65hvd230的引脚功能 1.2 工作模式和控制逻辑sn65hvd230具有高速、斜率和等待3种不同的工作模式。其工作模式控制可通过rs控制引脚来实现。图2是sn65hvd230在can总线系统中的典型应用图。由图中可以看出,can控制器的输出引脚tx接到sn65hvd230的数据输入端d,可将此can节点发送的数据传送到can网络中;而can控制器的接收引脚rx与sn65hvd230的数据输出端r相连,用于接收数据。sn65hvd230方式选择端口rs通过跳线和一端接地的斜率电阻器连接,通过硬件方式可实现3种工作模式的选择,其中斜率电阻器为0~100kω的电位器。vrs为加在rs引脚上的电压。具体工作模式的选择如表2所列。表2 sn65hvd230的工作模式选择 使rs接逻辑低电平可以使收发器工作在高速模式。在高速模式下,收发器的通信速率达到最高,此时没有内部输出上升斜率和下降斜率的限制,但在该方式下,最大速率的限制与电缆的长度有关。而在有些场合中,考虑到系统成本等问题,使用非屏蔽电缆时,收发器必须满足电磁兼容等条件。为了减少因电平快速上升而引起的电磁干扰,在sn65hvd230中引入了斜率控制方式。这种控制方式可通过连接在rs引脚上的串联斜率电阻器来实现。电压转换和斜率电阻的关系如图2所示。在rs引脚加上逻辑高电平(≥0.75vcc),可使器件进入等待模式,处于待机状态,系统只“听”发送过来的消息。在“听”状态下,收发器的发送功能处于关断状态,接收功能仍处于有效状态。此时,接收器对于总线来说总是隐性的。1.3 控制逻辑sn65hvd230采用正逻辑控制方式,有接收和发送二种方式,具体控制逻辑如表3所列。表3 sn65hvd2304的控制逻辑 其中,z表示高阻状态,?表

    时间:2018-10-31 关键词: 收发器 原理 总线 总线与接口

  • 基于MLX90121多协议RFID 收发器的巡更管理系统设计

    华东师范大学电子系 朱兵 奚慧婷 黎飞鸿 王蔚生 本文基于RFID技术设计的巡更管理系统中,巡更点读卡器所使用的MLX90121芯片是一款能兼容多种协议标签的收发器,并通过接口(按键或计算机)进行协议模式的切换。遵循ISO/IEC 15693标准,工作频率为13.56MHz,此工作频率全球认可。 系统设计 系统管理方案 电子巡更系统中的每条路线上有数量不等的巡更点,巡更点处设有读写器,巡更人员巡逻至该处,通过刷卡、按键等手段,将该处巡更信号或报警信号发送到中央控制平台。中央服务器利用数据库将巡更人员到达各巡更点时间、动作等信息记录到系统中,送至巡更管理终端机。巡更管理终端机定期生成巡检记录和考核结果。通过查阅巡更记录就可以对巡更质量进行考核。中央平台同时可使用对讲系统及时与巡更人员沟通。 系统构成 如图1所示,整个系统由电子标签、射频收发电路、MCU、显示和报警控制电路、RS-485、中央平台(服务器)以及巡更管理终端机等组成。电子标签采用TI公司的Tag-it HF-I应答器,存储巡更人员唯一ID编号。射频收发电路是以MLX90121多协议收发芯片为核心,遵循ISO/IEC 15693标准,模拟电路部分实现收发调制/解调,数字电路部分实现信息编/解码,+5V供电;MCU控制该系统运行,控制射频电路收发,实现显示和突发事件报警等外围电路控制,并通过RS-485接口电路连接总线,实现与中央平台服务器通信。 系统工作原理:电子标签进入读写器大线感应区,在收到读写器指令后被激活,同时发送内部存储有巡更人员ID编号的信息。读写器解码后,根据既定网络协议,送至中央平台。中央平台服务器上的数据库进行实时记录,同时将相应的控制命令返回读写器。 硬件组成 多协议读写器构成 高频段RFID系统工作原理是电磁场耦合,最大识别距离13cm。 如图2所示,多协议读写器的硬件构成:单片机ATmega16、MLX90121、读写器接口电路。天线的设计本文不作讨论。 电子标签 电子标签即巡更人员出勤巡更 时所持射频识别信息卡,内存有唯一ID编号和巡更人员工号等信息。当进入读写器识别范围时,卡上信息被读出。本系统电子标签采用TI公司的Tag-it,具体型号为RI-103-112A,该电子标签数据区为2048位,UID为64位;采用正方形螺旋PCB天线。 软件设计 通信协议 PC采用多收发器网络的RS-485总线方式。 图3中,MLX9012l将从标签中读到的信息取出后生成输入信号(input signal),经过大数判决(MV,majority voting)电路启动,在时钟(CK)上升沿开始由DOUT 口向MCU发送数据,发送时采取低位先送。在每个数据同步信号(DSYNC)下降沿取出数据。在最后一个DSYNC信号上升沿,CK信号拉低结束数据输出。 软件流程 如图4所示,渎写器按照Read_First(读卡器发起)协议以低位先送方式将请求数据发给应答器,当应答器进入读写器识别范围时接收到数据,并按照应答协议格式发送数据给读写器,完成一次操作。系统软件部分运用Delphi5.0+Oracle数据库来实现。Delphi结合了VC功能强大和VB简单易学的特点,基于面向对象的框架结构,编译速度快、运用灵活。后台数

    时间:2018-10-24 关键词: RFID 协议 收发器 管理系统 总线与接口

  • 车载CAN总线记录仪的大容量存储系统设计

    引言 CAN(Controller Area Network,控制器局域网)总线是德国Bosch公司在20世纪80年代初,为了解决现代汽车中众多的控制与测试仪器之间的数据交换而开发的一种串行数据通信协议。它的短帧数据结构、非破坏性总线性仲裁技术以及灵活的通信方式适应了汽车的实时性和可靠性要求,倍受汽车生产厂商的青睐。随着汽车电子技术的发展,汽车上的ECU(Electronic Control Unit,电子控制单元)越来越多,如电控燃油喷射系统、防抱死制动系统、防滑控制系统等,相应的数据量也越来越大,如何采用合理的存储方案是记录仪等大容量存储系统的关键。本文详细阐述了大容量存储系统系统的整体结构、硬件电路设计。利用“FPGA+单片机”作为存储控制器,采用基于LZW算法的数据压缩技术,以SDRAM作为周期存储和缓存,SD卡作为最终存储载体。实验结果表明,该存储系统可以很好地应用于车载信息记录仪。 1 系统整体结构设计 如图1所示,存储系统主要包括以下模块:FPGA主控模块、CAN总线监听控制模块、数据压缩模块、SDRAM控制模块和单片机控制CH376模块。本文主要介绍存储部分,CAN总线监听控制模块不做介绍。图中,点画线内的部分均由FPGA控制。后端SD卡由MSP430单片机控制,SD协议芯片采用CH376。FPGA控制CAN总线控制芯片、CAN总线收发器从总线上获取数据,经过数据压缩模块压缩,存入SDRAM里。这里采用两种存储模式:一种是利用SDRAM存储的可覆盖性进行周期存储,具体存储周期由压缩率和SDRAM容量决定;另一种是直接存储,SDRAM作为缓存。当选择直接存储时,FPGA与单片机通信,利用FIFO给单片机发送数据,单片机控制 CH376将数据存入SD卡(存储时间由SD卡容量决定)。   2 系统硬件设计 2.1 FPGA主控模块 FPGA选用Altera公司的Cyclone II系列芯片EP2C5T14418N,它具有内部资源丰富、速度快的特点。上电后,主控模块使能CAN总线监听控制模块、数据压缩模块、SDRAM控制模块。如果选择周期存储,则不使能单片机;若选择直接存储,则让单片机处于低功耗状态,当SDRAM有数据时FPGA把数据发给单片机,并使其控制 CH376工作。 2.2 数据压缩模块 压缩算法采用LZW算法。该算法是一种基于字典的压缩算法,在数据的压缩过程中会根据输入的数据动态地建立一个字典。后续输入的数据都会在这个字典中进行匹配查找,根据查找是否成功决定压缩编码的输出。该算法的巧妙之处在于,压缩过程中动态建立的字典不需要与压缩数据流一道进行传输和存储,然而在对数据进行解压时也能够通过压缩数据流重新建立一个字典,来完成解压缩。 LZW压缩算法流程如图2所示。根据该流程,采用C语言设计压缩与解压缩软件以验证算法和硬件压缩的正确性,用Verilog语言编写了压缩代码,利用 FPGA内部RAM资源建立字典。LZW压缩算法的硬件逻辑功能框图如图3所示。     2.3 SDRAM控制模块 SDRAM(同步动态随机存储器)是一种易失性存储器,以其容量大、价格低的特点得到越来越广泛的应用。但其控制逻辑复杂,需要周期性刷新操作、行列管理、不同延时和命令序列等。图4是SDRAM的控制状态转移图。   2.4 单片机控制CH376模块 CH376是一款国产文件管理控制芯片,用于单片机系统读写U盘或者SD卡中的文件。CH376内置了SD卡的通信接口、 FATl6、FAT32以及FAT l2文件系统等固件,无需自己编写底层协议,控制简单,提供2 MB、24MHz的SPI设备接口,支持连接到单片机的SPI串行总线。CH376应用连接图如图5所示。   3 系统仿真与测试 程序编写完之后,利用Modelsim语言仿真软件对其进行仿真。ModelSim能提供友好的仿真环境,是单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,是FPGA/ASIC设计的首选仿真软件。硬件压缩与存储模块仿真如图6所示。仿真结果表明,硬件压缩与软件压缩完全符合。   结语 本文设计了基于“FPGA+单片机”的车载CAN总线采集系统。利用FPGA的优势编写了数据压缩和SDRAM控制两个模块,作为存储系统的核心部分;利用单片机控制能力强、简单的特点设计了SD卡存储控制器,作为数据的最终存储介质,以方便用户在计算机上直接读取数据。实验表明,该系统工作稳定,适合长时间记录数据。

    时间:2014-07-09 关键词: 收发器 can 存储技术 modelsim 总线存储

  • Broadcom推出基于DSP均衡技术的10Gb以太网串行收发器

    broadcom公司宣布,推出新的10gb以太网物理层器件bcm870610gbe(sfp+至xaui)收发器,该器件采用了broadcom久经考验的数字信号处理(dsp)技术。这是业界第一款全部基于dsp技术的10gb以太网串行收发器,该器件为从1gb向10gb以太网升级提供了一条途径,可帮助客户保护在已有多模和单模光纤基础设施上的投资。由于采用了独特的高速dsp技术,因此与同类模拟解决方案相比,bcm8706在性能、高质量制造和可靠性方面具有极大优势,它将极大地促进10gb以太网市场的增长。企业数据中心现在可以利用这个新器件实现更高的带宽和性能,同时在向10gb以太网升级时可以极大地节省成本、资源和人力。 这个10gb以太网物理层器件的性能超过了新的ieee802.aq标准的要求。ieee制订这个标准的目的是,以低成本升级已有多模光纤应用中的千兆以太网连接,将 其速度提高10倍。目前用于10gb以太网市场的10gbase-lx4光模块越来越复杂,成本也越来越高,因此产生了对更简单和成本更低的解决方案的需求。还有,随着10gb以太网线路卡的密度从8通道提高到目前的16通道以及在下一代设计中提高到多达48通道,用户将需要外形尺寸更小和成本更低的新型10gb模块(例如符合sfp+标准的模块)。broadcom推出这款新的10gb以太网串行物理层器件以后,在满足上述市场需求方面就处在了独一无二的地位。 broadcom公司物理层业务部副总裁兼总经理narimanyousefi说:“broadcom全部基于dsp技术的10gb以太网物理层器件将使未来产品与现有产品保持一致并具有可预测性,而且采用这个新器件的未来产品还将有更高的电源噪声和温度变化容限。另外,由于这个物理层器件利用先进的数字信号处理技术进行信号检测,所以它与模拟解决方案相比有极大的性能优势。由于采用了dsp这种新技术,因此这个全部基于dsp技术的物理层器件具有最高的生产质量,而且还可轻松集成到复杂的asic中,也可与以太网交换器和控制器产品配合使用,以组成完整的端到端解决方案,保证网络设计的互操作性。” broadcom公司曾率先批量生产和交付了完全基于dsp技术的物理层器件,并因此改变了业界风貌。今天,市场上所有10/100/1000mbps物理层器件都是基于dsp技术的。broadcom新的10gbdsp均衡器技术有助于实现下一代设计,进而促进大量数据密集型应用的迅速涌现。 broadcombcm870610gb以太网(sfp+至xaui)收发器以5代经过现场验证的10gb以太网串行物理层技术为基础,适用于sfp+线路卡应用和x2光模块。该器件采用的dsp均衡器在300米长的多模光纤上仍具有最佳性能,这超过了ieee规定的220米的连接距离。片上微控制器增加了灵活性,以在甚至最具有挑战性的工作条件下仍保持最佳性能。 为了支持新的sfp+光模块标准,bcm8706产品系列采用了转接插座发送预加重技术,以在线路卡应用中补偿fr-4电路板材料造成的损耗。为了进一步提高灵活性,该器件还支持与已有1gb以太网sfp模块的向后兼容性。在单个印刷电路板设计中同时含有新老以太网接口时,有了这种兼容性,就可用单个物理层设计实现与新老接口的连接。 broadcom公司完整的端到端以太网连网产品线包括交换产品、收发器、安全处理器和高速控制器,这些产品适用于服务器、工作站、台式机和移动pc,可组成一系列满足各种需求的gb以太网连网解决方案。这些以太网连网产品在业界得到了最广泛的应用和现场验证。

    时间:2019-03-01 关键词: Broadcom 收发器 以太网 技术 存储技术

  • RS-485:总线电流要求与收发器驱动能力

    RS-485:总线电流要求与收发器驱动能力

      越来越多的人在问关于EIA/TIA-485(俗称RS-485数据传输标准)基本概念的一些问题,这一事实表明未来数年RS-485仍会在各种工业接口中起到举足轻重的作用。  本文中,我们将为您解答许多常见和最新的问题,例如:  1)RS-485收发器可以驱动多大的总线电流?  2)可以驱动32以上单位负载吗?  要回答第一个问题,我们需要研究图1所示典型RS-485数据链路。我们看到,除驱动通过端接电阻器的差分电流以外,驱动器还必须驱动通过许多接收机输入阻抗的电流,以及通过位于总线上的故障保护网络的电流。这些阻抗在差分信号线路和接地之间形成电流通路,同时影响了A和B信号线的电流,且影响程度相同。因此,可以将它们表示为共模阻抗RCM。    图1 典型RS-485数据链路  为了对最大共模负载进行定义,RS-485使用了一个单位负载的理论概念,其定义了一个12kΩ共模负载电阻。这样一来,一个单位负载 (1UL) 收发器便代表在每个接地相关总线端有一个RINEQ = 12kΩ的等效输入电阻。  RS-485规定一个收发器必须能够驱动高达32单位负载的总共模负载,同时能够给RD = 60Ω差分电阻提供VOD=1.5 V的差分输出电压。另外,该标准还要求在VCM=–7 V到+12V共模电压范围保持这种驱动能力,以便允许驱动器和接收机接地之间的大接地电位差,其一般会出现在远距离数据链路中。  60Ω差分电阻代表两个并联120 Ω端接电阻器的电阻值,而32单位负载得到的总共模负载电阻为RCM=12kΩ/32=375Ω。共模负载条件下收发器驱动能力测试的相应测试电路也指定为RS-485标准,其如图2所示。    图2 共模负载的驱动器测试电路  假设非反相驱动器输出A具有更高的正总线电压,则其电流计算方法为:    而反相输出B的电流计算方法如下:    由于数据传输期间A和B输出不断改变极性,因此最好是使用一些通用术语来表示输出电流方程式。所以,更多正输出(或者高输出)必须拉出电流:    而更少正输出(或者低输出)必须注入电流:    图3显示了在规定共模电压范围,驱动RCM=375Ω最大共模负载 (32UL) 的一个5V收发器的最小输出电流要求。用于绘制该图的参数假设为VOS=2.5 V、VOD=1.5 V、RD=60Ω和RCM=375Ω。    图3 5V收发器的总线电流要求  该图表明,一个符合标准的5V收发器必须能够拉出和注入高达53mA的输出电流。实际上,市场上销售的大多数RS-485收发器,都具有60mA及以上的最小注入和拉出能力。  越来越多的人在问关于EIA/TIA-485(俗称RS-485数据传输标准)基本概念的一些问题,这一事实表明未来数年RS-485仍会在各种工业接口中起到举足轻重的作用。  本文中,我们将为您解答许多常见和最新的问题,例如:  1)RS-485收发器可以驱动多大的总线电流?  2)可以驱动32以上单位负载吗?  要回答第一个问题,我们需要研究图1所示典型RS-485数据链路。我们看到,除驱动通过端接电阻器的差分电流以外,驱动器还必须驱动通过许多接收机输入阻抗的电流,以及通过位于总线上的故障保护网络的电流。这些阻抗在差分信号线路和接地之间形成电流通路,同时影响了A和B信号线的电流,且影响程度相同。因此,可以将它们表示为共模阻抗RCM。    图1 典型RS-485数据链路  为了对最大共模负载进行定义,RS-485使用了一个单位负载的理论概念,其定义了一个12kΩ共模负载电阻。这样一来,一个单位负载 (1UL) 收发器便代表在每个接地相关总线端有一个RINEQ = 12kΩ的等效输入电阻。  RS-485规定一个收发器必须能够驱动高达32单位负载的总共模负载,同时能够给RD = 60Ω差分电阻提供VOD=1.5 V的差分输出电压。另外,该标准还要求在VCM=–7 V到+12V共模电压范围保持这种驱动能力,以便允许驱动器和接收机接地之间的大接地电位差,其一般会出现在远距离数据链路中。  60Ω差分电阻代表两个并联120 Ω端接电阻器的电阻值,而32单位负载得到的总共模负载电阻为RCM=12kΩ/32=375Ω。共模负载条件下收发器驱动能力测试的相应测试电路也指定为RS-485标准,其如图2所示。    图2 共模负载的驱动器测试电路  假设非反相驱动器输出A具有更高的正总线电压,则其电流计算方法为:    而反相输出B的电流计算方法如下:    由于数据传输期间A和B输出不断改变极性,因此最好是使用一些通用术语来表示输出电流方程式。所以,更多正输出(或者高输出)必须拉出电流:    而更少正输出(或者低输出)必须注入电流:    图3显示了在规定共模电压范围,驱动RCM=375Ω最大共模负载 (32UL) 的一个5V收发器的最小输出电流要求。用于绘制该图的参数假设为VOS=2.5 V、VOD=1.5 V、RD=60Ω和RCM=375Ω。    图3 5V收发器的总线电流要求  该图表明,一个符合标准的5V收发器必须能够拉出和注入高达53mA的输出电流。实际上,市场上销售的大多数RS-485收发器,都具有60mA及以上的最小注入和拉出能力。  就此而言,需要对32单位负载的最大共模负载进行一些重要的澄清,以消除许多普遍存在的误解。  •RS-485中规定的32单位负载的最大共模负载,指的是存在于差分信号对和信号地线之间的任何共模负载,不仅仅只是接收机输入。例如,一个外部故障保护电阻器网络已经使用了22UL的总负载,从而使得仅有10UL可用于接收机输入。剩余的10UL,可以通过使用10x1UL 收发器或者至多80x1/8UL 收发器,来让其得到利用。  •32 UL最大负载的规定,针对–7V到+12V的整个VCM范围。如图3所示,让VCM范围变窄会降低输出电流,并让驱动器储存一些电流。之后,可以利用这些储存电流来驱动更多的单位负载。驱动器和接收机接地之间地电位差 (GPD) 较小的数据链路中,可以应用这一原则,其解答了我们在一开始提出的第二个问题。  图4显示了单位负载数,其为GPD振幅的函数。请注意,GPD并非为DC电压,而是AC电压,其在系统电源电源频率的第三谐波变换。    图4 单位负载数为GPD振幅的函数  小结  本文介绍了RS-495标准收发器的最小总线电流要求约为60mA,并表明在更低共模电压下工作时可以增加32UL规定共模负载。

    时间:2018-10-26 关键词: 收发器 总线 电流 能力 驱动开发

  • ADI推出多点低压系列LVDS收发器 提供最高ESD保护

    Analog Devices, Inc.全球领先的高性能信号处理解决方案供应商,最近推出一系列多点、低电压、差分信号(M-LVDS)收发器ADN469xE,具有所有多点LVDS 收发器中最高的ESD(静电放电)保护。ADN469xE M-LVDS系列包含八款收发器,每款器件都能够利用一条差分电缆对连接32个数据/时钟节点并以100 Mbps或200 Mbps的数据速率工作。与之相比,传统的LVDS通信链路必须使用32个单独的点对点节点,这会显著增加功耗、连接器尺寸、线缆成本和总电路板空间。 ADI公司的ADN469xE M-LVDS系列可提供8 kV IEC ESD保护,是M-LVDS收发器竞争产品的11倍。这种更高层次的保护能够提高可插拔板和卡的可靠性,适合无线基站和网络基础设施、数据采集、自动测试设备以及其他高速、高度网络化背板和电缆应用。 ADI公司的ADN469xE收发器提供半双工和全双工版本,完全兼容TIA/EIA-899 M-LVDS标准。这些新款收发器提供以下配置: ●ADN4691E/ADN4693E:数据速率达到200 Mbps的1类接收器包括对称性输入阈值电压,旨在改善时钟时序性能 ●ADN4696E/ADN4697E:数据速率达到200 Mbps的2类接收器针对数据应用而设计,具有–100 mV的接收器输入阈值电压失调。这可在总线处于空闲状态(总线空闲故障安全)或输入端断开(开路故障安全)时保证接收器输出状态已知。 ADN469xE M-LVDS收发器系列主要特性 ●符合TIA-EIA 899标准 ●ESD保护:15 kV HBM、8 kV IEC61000-4-2接触放电 ●共模范围:-1 V至3.4 V ●增强PSRR(针对系统抖动性能) ●增强接收器输入端差分噪声抑制性能 ●温度范围:–40摄氏度至85摄氏度 供货与报价  

    时间:2014-11-19 关键词: 收发器 电路设计 通信芯片 esd保护

  • Atmel推出了全新控制局域网络收发器系列

    Atmel推出了全新控制局域网络收发器系列

    Atmel公司推出了面向汽车和工业市场的全新控制局域网络(CAN)收发器系列。Atmel最新推出的ATA6560和ATA6561收发器支持最新的CAN FD标准和高达5Mbits/s的数据速率,为CAN协议控制器和CAN双线式物理总线提供对接接口。 全新的CAN收发器系列符合ISO11898-2、ISO11898-5和SAEJ2284标准,具备较高的电磁兼容性(EMC)和静电释放(ESD)性能。当供电电压关闭时,ATA6560和ATA6561收发器可为CAN总线提供理想的无源性能;其中ATA6561配有一个供电电压为3V 至5V的MCU直连接口。对于各类高速CAN网络、尤其是要求低功耗并需通过CAN总线唤醒的CAN节点而言,具备多种运行模式和专用故障安全功能的 ATA6560/ATA6561无疑是绝佳选择。Atmel最新低功耗CAN收发器基于先进工艺开发,能够进一步集成模拟功能和复杂的数字功能。这些收发器提供SO8和DFN8封装,并配有支持自动光学焊点检测的可润湿侧翼。 Atmel公司汽车高压产品营销总监Claus Mochel表示:“作为一家领先的汽车解决方案提供商,Atmel致力于将最具创新意义的解决方案推向市场,从而让我们的客户开发出与众不同的设计。我们全新的CAN收发器系列能够让OEM厂商在汽车中集成更为优化的低功耗连接方案。我们未来将继续拓展汽车产品组合,确切满足客户需求,从而有助于其缩短设计周期,将新一代设计更快地推向市场。” Atmel ATA6560/61主要特性: ·高达5Mbits/s的数据速率 ·完全符合ISO11898-2、ISO11898-5和SAEJ2284标准 ·低EME,高EMI ·支持通过CAN总线远程唤醒 ·传输数据(TXD)主导之暂停功能 ·VCC和VIO引脚低压检测功能 CANH/CANL短路和过热保护 ·ATA6560:静默模式(仅接收) ·ATA6561:兼容3.3V和5V控制信号 产品供货 Atmel的ATA6560/61 CAN收发器现已投入量产,包括SO8和DFN8两种封装,并配有支持自动光学焊点检测的可润湿侧翼)。订货10,000件起,每件0.48美元起。

    时间:2014-11-17 关键词: Atmel 收发器 技术前沿 局域网络

  • Xilinx演示 56G PAM4 收发器技术迎接下一代以太网部署

    Xilinx演示 56G PAM4 收发器技术迎接下一代以太网部署

    21ic讯 全可技术和器件的全球领先企业赛灵思公司 (Xilinx, Inc.)今天宣布运用四级脉冲幅度调制 (PAM4) 传输机制并采用 56G 收发器技术开发了一款16nm FinFET+ 可编程器件。针对下一代线路速率,PAM4 解决方案是业界公认的最具可扩展性的信令协议,其能够将现有基础架构的带宽提升一倍,从而助力推动新一轮光互联和铜线互联以太网的部署。赛灵思正在推广与展示超越一般PM4可用性的 56G 技术创新,协助培训供应商和生态系统成员,使其为相关技术转型做好准备。 赛灵思公司 SerDes 技术部副总裁 Ken Chang 指出:“我们的客户早已翘首期盼如何加速下一代应用,这让我们认识到现在必须提升大家对 56G PAM4 技术解决方案的认知度,从而帮助他们更好地推进自身设计转型。我们也很高兴能够藉此展示我们的技术。” 随着云计算、工业物联网和软件定义网络等趋势的持续发展, 不断加速并推动着对无限带宽的需求,技术创新必须扩展支持 50G、100G、400G 端口以及 Tb 接口,以在不增加单位比特成本和功耗的同时最大化端口密度。标准化线路速率对满足上述不断发展的下一代带宽要求至关重要。在光互联论坛 (OIF) 和电气与电子工程师学会 (IEEE), 赛灵思在56G PAM4 标准化工作中发挥着领导作用。赛灵思所开发的 56G PAM4 收发器技术突破了传统以线路速率传输数据的物理局限性,解决了插入损失和串话等问题。该技术支持芯片与芯片、模块、直联线缆或背板等应用的铜线和光学互联,支持实现超越Tb级以上线路卡、400G乃至 Tb 机架背板的下一代系统设计。 台积公司 (TSMC) 北美副总裁 Sajiv Dala 指出:“台积公司与赛灵思联手打造16nm FinFET+ PAM4 器件。这一突破性的收发器技术是我们与赛灵思长期良好合作的又一里程碑。我们将共同朝向高性能计算迈进,也期待着赛灵思3月下旬的领先技术展示。” 赛灵思将于2016 年 3 月 22-24 日在加利福尼亚州阿纳海姆举行的 OFC 展会上展示 56G PAM4 收发器技术(届时欢迎光临我们的展台:3457)。

    时间:2016-03-15 关键词: Xilinx 收发器 技术前沿 6G

  • 宽输入电压降压转换器为下一代设备的USB Type-C收发器供电

    宽输入电压降压转换器为下一代设备的USB Type-C收发器供电

    21ic讯 Maxim Integrated Products, Inc. 推出超低静态电流降压转换器MAX77596,能够为小尺寸USB Type-C™设备提供常备供电。 下一代产品采用了高数据速率以及提升电源传输能力USB Type-C口,这类产品需要低压电源为Type-C控制器供电。利用MAX77596可以从5V至20V PD电压范围产生一路始终有效的数字供电电压(1.8V/3.3V/5.0V),为控制器供电。MAX77596降压转换器的工作电压最低可达3.5V、最高24V,能够调节从传统5V USB电源至PD 20V上限的电压。 便携设备(如:平板电脑、笔记本、照相机、无人机)通过灵活的MAX77596电源转换器,可以在PD供电的条件下很容易地支持Type-C。以往,客户在为USB Type-C控制器设计电源时,不得不在输入电压范围、静态电流和尺寸等因素之间进行折中。方案通常需要两颗芯片:一个低压输入线性稳压器和一个高压输入的开关转换器,以覆盖PD标准规定的宽压范围。MAX77596结合了宽输入电压范围、低静态电流和紧凑的TDFN封装等诸多优势,与两芯片方案相比,有效缩短设计时间、降低方案尺寸。 MAX77596降压转换器提供三个版本的输出电压:3.3V和5V固定输出以及一路可调节输出,用户通过分压电阻可以在1V至10V之间设置输出电压。该款转换器支持高达300mA直流负载。MAX77596高度可靠,提供短路和过热保护、6.67ms内部软启动使输入浪涌电流最小化、经过验证的电流模式控制架构以及高达42V的输入电压容限。 主要优势 ·灵活的电源范围:3.5V至24V宽电压范围 ·超低静态电流:1.1μA静态电流可保持始终工作 ·小方案尺寸:2.0mm x 2.5mm x 0.75mm 10引脚TDFN封装 ·优异的电源瞬态响应:电压由5V升至20V、然后降回5V时,输出纹波仅为50mVpp 评价 ·Maxim Integrated移动电源产品线资深业务经理Samay Kapoor表示:“我们发挥Maxim在电源管理和集成领域的优势,打造了该款小尺寸、宽输入电压降压转换器。MAX77596能够替代现有的两芯片方案,有效简化客户的设计流程。MAX77596还能够帮助设计人员在终端应用中降低功耗、延长电池使用寿命。” ·TECHnalysis Research首席分析师Bob O‘Donnell表示:“USB Type-C的蓬勃发展标志着设备连接的伟大崭新时代即将到来。USB Type-C将会带来大量的坞站、端口转接器,尤其是面向笔记本电脑、平板电脑甚至智能手机产品。” 供货及价格信息 ·MAX77596的三个版本均提供样片和评估板 ·工作在-40⁰C至+85⁰C温度范围 ·欢迎垂询价格信息

    时间:2016-04-13 关键词: USB 收发器 降压转换器 type-c 技术前沿

  • ADI推出提供可最高ESD保护的多点低压系列LVDS收发器

    ADI推出提供可最高ESD保护的多点低压系列LVDS收发器

    Analog Devices, Inc.全球领先的高性能信号处理解决方案供应商,最近推出一系列多点、低电压、差分信号(M-LVDS)收发器ADN469xE,具有所有多点LVDS 收发器中最高的ESD(静电放电)保护。ADN469xE M-LVDS系列包含八款收发器,每款器件都能够利用一条差分电缆对连接32个数据/时钟节点并以100 Mbps或200 Mbps的数据速率工作。与之相比,传统的LVDS通信链路必须使用32个单独的点对点节点,这会显著增加功耗、连接器尺寸、线缆成本和总电路板空间。 ADI公司的ADN469xE M-LVDS系列可提供8 kV IEC ESD保护,是M-LVDS收发器竞争产品的11倍。这种更高层次的保护能够提高可插拔板和卡的可靠性,适合无线基站和网络基础设施、数据采集、自动测试设备以及其他高速、高度网络化背板和电缆应用。 ADI公司的ADN469xE收发器提供半双工和全双工版本,完全兼容TIA/EIA-899 M-LVDS标准。这些新款收发器提供以下配置: ●ADN4691E/ADN4693E:数据速率达到200 Mbps的1类接收器包括对称性输入阈值电压,旨在改善时钟时序性能 ●ADN4696E/ADN4697E:数据速率达到200 Mbps的2类接收器针对数据应用而设计,具有–100 mV的接收器输入阈值电压失调。这可在总线处于空闲状态(总线空闲故障安全)或输入端断开(开路故障安全)时保证接收器输出状态已知。 ADN469xE M-LVDS收发器系列主要特性 ●符合TIA-EIA 899标准 ●ESD保护:15 kV HBM、8 kV IEC61000-4-2接触放电 ●共模范围:-1 V至3.4 V ●增强PSRR(针对系统抖动性能) ●增强接收器输入端差分噪声抑制性能 ●温度范围:–40摄氏度至85摄氏度 供货与报价  

    时间:2016-07-18 关键词: 收发器 新品发布 通信芯片 esd保护

  • FPGA未来发展道路如何走?

    FPGA未来发展道路如何走?

    多种趋势正在将FPGA推向两条截然不同的发展道路。 在第一条路上,FPGA不断优化,主要用于加速数据中心工作负载。 数据中心是大型供应商关注的下一个“圣杯”。 在另一条发展道路上,有传统的FPGA网络市场、蜂窝基站、国防、商用航空、工业4.0和医疗。 在这些应用领域,许多工程师认为他们正在被抛弃。 他们面临的发展挑战与大型供应商关注的数据中心焦点截然不同。 设计人员面临着越来越难以平衡的行为,因为他们试图在不牺牲性能和安全性的情况下,实现低功耗和低成本。 要想实现这种平衡,就需要以新的方式来看待FPGA,采用新的工艺技术选择、结构设计、收发器策略和内置的安全措施。这孕育出了一类新的、中等规模的FPGA,为传统FPGA开发人员提供了新的功能。 新的工艺技术选择 降低功耗同时优化中等规模FPGA成本的一种方法是:使用新的工艺技术。 例如,在28nm技术节点上使用Silicon-Oxide-Nitride-Silicon(SONOS)非易失性(NV)技术,其与相同或更小节点上的基于SRAM的FPGA相比,具有更低的功耗优势。 使用65nm及以上浮栅NV技术的上一代非易失性FPGA比SONOS昂贵。 鉴于浮动栅极技术需要17.5 V来编程使用消耗大量芯片面积的大型电荷泵,SONOS技术只需要7.5 V编程,因此电荷泵可以更小。 这项技术可以缩小芯片尺寸,并有助于提供更具成本效益的器件。 SONOS技术通过使用具有非导电氮化物电介质层(Si3N4)作为电荷存储单元的单个多晶硅晶体管堆叠(见图1)来实现这些优势。 使用这种方法,在底部氧化物中可能存在的任何缺陷附近,只有非常少量的电荷将流失。 由于储存的电荷在绝缘氮化物层中不可移动,所以大部分储存的电荷仍然保持原样,完好无损。 与浮栅技术相比,可以使用更薄的底部氧化物,并且可以用更低的编程电压(〜7.5 V)和更小的电荷泵进行编程。与SRAM存储单元相比,使用SONOS所需的晶体管数量更少。 图1:SONOS技术。 SONOS技术通过使用包含N通道和P通道NV器件的推挽式单元来提高可靠性。 NV器件不处于数据路径,仅用于控制用作数据路径开关的标准晶体管。 这提供了很大的功能优势,因为NV器件阈值电压(Vt)的任何变化都不会改变开关电导。设备互动的方式充当了内置的准冗余,可防止产品在使用期间的性能下降。 功耗也会降低。 首先,SONOS NV FPGA配置单元启用两种不同的可编程“配置”状态,控制FPGA数据信号路径,关断和开启时优化开关器件以提供比标准晶体管低得多的漏电。 其次,SONOS技术可以将器件置于一种状态:将电源电压关闭至FPGA逻辑模块中的配置存储器,同时将用户的状态保存在低功耗锁存器中。 这降低了约三分之二的待机功耗。 SONOS还有两个重要的优势。 首先是“即时开”功能:因为FPGA逻辑配置单元在掉电后保持其状态,所以当电源返回时不需要重新加载FPGA设计代码,也不需要外部引导PROM。其次,与基于SRAM的FPGA中的配置存储器不同,该器件可由于中子轰击而翻转状态,SONOS器件的FPGA逻辑配置不受SEU影响。 SONOS NV电荷存储在氮化物电介质中,不容易受到中子轰击带来的电荷损失。 新的结构设计 另一种提高中等规模FPGA性能的方法是:改变可编程逻辑结构。 这使得器件能够满足主流性能要求,同时,静态功耗仅为SRAM FPGA的十分之一,以及总功耗的一半。 功耗和性能需要权衡考量。 例如,6输入LUT可提供一些速度优势,但4输入LUT是现代工艺技术中功率和成本优化FPGA的更好选择。 同时,随着工艺技术从65nm发展到28nm及以上,由于金属线和通孔电阻的缩放差,布线的延迟已成为逻辑延迟的主导因素。 拓宽金属线会增加芯片面积和成本。 因此,随着每一代后续的工艺技术的发展,集群间(inter-cluster)延迟将成为关键路径的首要问题,6输入LUT的速度优势将会减弱。 确保相邻LUT之间的快速直连可以减少集群内延迟,尤其是与先进的综合和布局算法相结合。 某些逻辑功能(如MUX树)会从直连中受益良多。 为了获得最佳效果,应该仔细优化FPGA系列的功耗性能折衷方案,以便核心逻辑电源电压略低于其制造过程的标称电压。 在28nm SONOS器件中,这意味着优化1.0V核心逻辑电源电压,在需要额外速度时可选择使用完整的1.05 V电源。 FPGA架构的最后一块是数学模块,它应该支持18位乘法累加操作。 通过提供具有完整19位结果和输入值级联链的预加法器,并通过确保数学模块支持精确的9位操作,包括9×9点积模式。 后者非常适合用于图像处理和卷积神经网络(CNN)。 FPGA收发器 收发器在优化FPGA成本,功耗和性能要求方面发挥着重要作用。 许多应用需要高达24个高速全双工收发器通道。 他们还需要SerDes收发器,可以支持250 Mbps到12.7 Gbps的波特率,以覆盖全系列的SDI,高达10Gbps的以太网,JESD204B转换器和其他应用。 优化收发器的一个主要优势在于降低从高端FPGA调整的更高速SerDes的性能,因为与降级的SerDes方法相比,它在所有波特率下的功耗都要低得多。 多种架构选择有助于降低FPGA收发器功耗,从使用半速率架构实现收发器到使用高度共享的传输PLL架构。 理想情况下,FPGA应该具有1~6个四通道收发器,最多可以有24个SerDes通道。 许多均衡功能允许更长距离,并在印刷电路板和背板中使用低成本材料。 特殊的锁相环(PLL)特性可为用户提供更多灵活性,从更灵活的时钟和波特率选择到简化的radiated-emission要求,以及更高的带宽选项。 调试和测试也很重要,包括内置伪随机二进制序列(PRBS)发生器和检测器的可用性以及支持非直流耦合信号的IEEE 1149.6“AC JTAG”。 包括带调试软件支持的内置眼图监视器,设计人员无需示波器即可调试SerDes。 人们可以实时优化DFE和CTLE参数,并调用最终产品的理想设置(参见图2)。 图2:SerDes眼图监视器智能调试软件 解决安全挑战 目前,设计的安全性存在许多威胁。 从用户设计IP到制造过程的所有内容都可能受到影响。 关键的安全技术和性能包括可信任的硬件roots,强大的加密技术以及每个阶段的顶级密钥管理,以及内置被动和主动对策以防止篡改的设备。 图3显示了使用唯一序列号、密钥和X.509公钥证书进行安全FPGA配置的最佳实现方法。 图3:设备证书信任链 有了这些组件,就可以解决设计和数据安全问题。 设计安全性要求FPGA使用制造商提供的密钥和证书,以及其他技术(从专利的差分功耗分析(DPA)对策到防止侧向信道攻击的技术),以保护用户的IP。 另一种提高设计安全性的方法是使用物理不可克隆功能(PUF)技术来生成硬件固有密钥。 数据安全性要求使用专用于核心NIST认证的FPGA用户的加密处理器,以实现许多最常用的加密算法,如AES,SHA 2,ECC,RSA和DH,并包含加密级TRNG。 与向FPGA架构添加加速器相比,用户加密处理器适用于许多应用,从而降低成本(面积、功耗和其它相关)。 市场对需要成本优化的中等规模FPGA的需求不断增长,在通信、国防和工业市场,对密度高达500K逻辑单元(LE)的情况下,要求功率密度显着降低。 一个新的发展路线图已经出现,它将新的工艺技术和结构设计与重要的收发器变化和安全特性相结合,使FPGA能够解决主流应用的成本、功耗、性能和安全要求,同时提供非易失性技术的所有优势。

    时间:2018-06-08 关键词: FPGA 收发器 sonos 行业资讯

  • 意法半导体推出高度灵活的RS485网络收发器

    意法半导体推出高度灵活的RS485网络收发器

    简化产品设计,节省电路板空间和物料成本 中国,2018年12月6日 – 意法半导体的3.3V RS485[ 工业系统广泛使用的一个(物理层)通信标准。]收发器STR485LV提供了一个可选择20Mbps或250kbps通信速率的外部引脚,并可以直连最低1.8V的低压逻辑器件,从而提高了设计灵活性。 用户可选数据速率引脚使得设计人员可以根据电缆的性能,将同一收发器用于连接高速/短距离或最长距离(4000英尺)的RS485网络,简化RS485器件的库存管理。新产品适用于各种应用场景,包括电信基础设施、高速数据链路或低压微控制器通信。 新产品为设计人员提供灵活的连接选择,利用1.65V-3.6V的数据和使能信号电源,无需外部电平转换元件就可以直连1.8V-3.3V的低压逻辑器件。 芯片内部驱动器输出电阻保持在96Ω以上,最高工作温度提高到105°C,按照RS485通讯接口技术规范,STR485可以在同一总线上连接最多256个收发器。 新产品兼具优秀的电气安全和稳健特性,包括热关断和接收器故障保护模式,前者可以防止总线争用或故障导致功耗过大,而后者可在输入空闲、短路或未连接时防止错误发生。总线引脚可承受超过±8kV的接触放电和±16kV空气放电,且无闩锁现象,高于IEC 61000-4-2规范规定,并且能够耐受IEC61000-4-4标准B类快速瞬变脉冲。 STR485现已上市,为简化电路板设计,采用3mm x 3mm流通式逻辑-总线引脚 DFN10封装。

    时间:2018-12-07 关键词: 半导体 收发器 意法半导体 行业资讯

  • ADIXFP10Gbps收发器参考设计

    ADIXFP10Gbps收发器参考设计

    XFP Chipset and Reference Design Simplify 10 Gbps TransceiversAnalog Devices supports your MSA compatible optical transceiver designs with best in class products AND best in class support. Complete high performance chips sets support SFP for Sonet, Ethernet and Fiberchannel at rates from 100Mbps to 4.25G and XFP at 10G. Full reference designs speed time to market, simplify evaluation and give a head start on your next transceiver design.Features9.9 Gbps to 11.3 Gbps data rateDFB, FP, or VCSEL operationExceeds 20% SONET optical eye margin over temperature–19 dBm receive sensitivityUnparalleled jitter performanceSupports full digital diagnosticsReference design includes Gerbers, SW, BOM, host board, and GUI interfaceICsTIA:ADN2821, 11.1 Gbps 3.3V Low Noise High Gain Transimpedance AmplifierLDD:ADN2525, 10 Gbps Active Back-match, Differential Laser Diode DriverADN2530, 10 Gbps Active Back-Termination VCSEL DriverXFP Signal Conditioner:ADN2926 / ADN2927, Standalone Transmit and Receive Functions in a 4 mm x 4 mm LFCSPADN2928, XFP Single Chip Transceiver ICMicrocontroller:ADuC7020, Precision Analog Microcontroller: 45MIPS ARM7 Flash MCU + 5-Ch 12-Bit ADC + Quad 12-Bit DAC下图为ADN2928的应用电路图.

    时间:2019-03-11 关键词: 收发器 设计教程 adixfp10gbps

  • QSFP-DD800 MSA 组织发布第一版收发器硬件规范

    (圣迭戈 – 2020 年3月17日) 自2019 年宣布之后,QSFP-DD800多源协议 (MSA) 组织发布其第一版QSFP-DD800收发器硬件规范。MSA组织自成立起便致力于推动高速率、双密度的QSFP模块发展以支持800Gbps的连接。该组织获得来自业内知名公司的支持,诸如博通(Broadcom)、思科(Cisco)、II-VI高意、英特尔、瞻博网络 (Juniper Networks)、Marvell、莫仕 (Molex)和Samtec等公司皆是该组织成员。 QSFP-DD800 MSA 专注于下一代的 QSFP 模块系列产品。全新的 QSFP-DD800 1.0 规范旨在作为现有的 QSFP-DD 5.0 规范的额外补充。由于信号密度和热性能上的要求依然十分重要,收发器焊盘经过优化后可以提高每通道100 Gbps性能的信号完整性,而不会影响向下兼容性。新规范还定义了一种新型的 2x1 连接器/保持架,其中有线的上端口可作为一个选项来解决与传统的印刷电路板有关的信号丢失问题。新版规范还额外定一个新的2x1连接器/笼,其对应线缆端口可以作为一个解决传统PCB导致信号丢失问题的选择。放眼未来,QSFP-DD800 的发起者将继续开发新型连接器/笼的其他产品,包括在每通道 100 Gbps 速度下运行的 2x1 SMT 版本。 QSFP-DD800 MSA 联合主席 Scott Sommers 表示:“在我们组织成立不久的这段短时间里,我们很高兴能推出下一代 QSFP 系列模块的第一个规范。尽管信号完整性和热管理依然是光通信行业面临的挑战,但我们 MSA 组织有信心做出满足性能需求的解决方案。” QSFP-DD800 MSA 联合主席 Mark Nowell 表示:“QSFP 模块具有出色的系统集成能力与设计上的灵活性,在构建下一代的网络与网络设备的过程中,将继续作为一个重要的里程碑,随着端口速度提升到 800G,情况尤为如此。此外,它们能够提升交换机和路由的带宽密度,而不会影响到与 QSFP-DD、QSFP56 和 QSFP28 模块的向下兼容,因而可以为网络运营商带来商业和运营上的巨大优势。” QSFP-DD800 MSA 组织同时宣布,将继续作为孵化器来与 QSFP-DD MSA 开展协作,为该集团提供各类规范,进而将这些规范包含在 QSFP-DD 规范中。因此,敬请有兴趣加入并参与 QSFP-DD800 开发工作的企业加入到 QSFP-DD MSA 当中。 有关前瞻性声明的警示: 我方所透露的为前瞻性声明,因此投资者、潜在投资者及其他所有者可以更好的了解上述公司的前景,做出明智的投资决策。本新闻稿中的信息含有在《1995 年私人证券诉讼改革法案》的含义范畴内的“前瞻性声明”。通过其并不与历史事实或当前事实严格相关这一事实,可以识别出此类声明。公司所做的任何前瞻性声明仅反映制定当日的情况。无论由于提供任何新的信息、出现后续事件或其他情况,公司无义务更新或修改其前瞻性声明并且明确不承担此类义务。

    时间:2020-03-17 关键词: 收发器 msa 硬件规范

  • 贸泽推出TI TCAN4550系统基础芯片

    贸泽推出TI TCAN4550系统基础芯片

    现在的电子产品促进了电子元器件的发展,专注于引入新品并提供海量库存的电子元器件分销商贸泽电子 (Mouser Electronics) 即日起备货Texas Instruments (TI) 的TCAN4550和TCAN4550-Q1 CAN FD 控制器。 TCAN4550器件支持最高达5Mbps的数据传输速率,最高18 MHz的SPI时钟速度,是业界首款集成了CAN FD控制器和收发器的系统基础芯片。这些高度集成的控制器适用于楼宇自动化、工业运输和工厂自动化,TCAN4550-Q1版本更是通过了AEC-Q100认证,适合汽车应用。 贸泽电子供应的TI TCAN4550控制器具有传输到总线的差分传输能力,以及从总线接收的差分接收能力。这些控制器具有较宽的CAN总线作业范围,包括±42 V总线故障保护和±12 V共模。这些芯片使用串行外设接口 (SPI) 在系统处理器和CAN总线之间提供一个接口,同时支持CAN FD和经典CAN。TCAN4550控制器具有多种作业模式,包括待机和睡眠,通过使用唤醒和抑制功能实现低功耗。这些控制器能够支持车载网络的带宽和数据灵活性要求,使用几乎任何微控制器的SPI总线在系统上实现CAN FD接口。 TCAN4550控制器还具有配套的TCAN4550EVM评估模块,该模块可使用标准接口插头连接到I/O电压为3.3 V或5 V的任何微控制器或SPI控制器。TCAN4550EVM具有EMC滤波和极性保护供电电压,能够使用6 V至24 V的外部电压运行。以上就是TCAN4550控制器的相关介绍,相信设计人员会有自己的选择。

    时间:2020-03-18 关键词: 收发器 控制器 贸泽

  • TI TCAN4550系统基础芯片解析

    TI TCAN4550系统基础芯片解析

    电子产品的设计都离不开各种各样的芯片,专注于引入新品并提供海量库存的电子元器件分销商贸泽电子 (Mouser Electronics) 即日起备货Texas Instruments (TI) 的TCAN4550和TCAN4550-Q1 CAN FD 控制器。 TCAN4550器件支持最高达5Mbps的数据传输速率,最高18 MHz的SPI时钟速度,是业界首款集成了CAN FD控制器和收发器的系统基础芯片。这些高度集成的控制器适用于楼宇自动化、工业运输和工厂自动化,TCAN4550-Q1版本更是通过了AEC-Q100认证,适合汽车应用。 贸泽电子供应的TI TCAN4550控制器具有传输到总线的差分传输能力,以及从总线接收的差分接收能力。这些控制器具有较宽的CAN总线作业范围,包括±42 V总线故障保护和±12 V共模。这些芯片使用串行外设接口 (SPI) 在系统处理器和CAN总线之间提供一个接口,同时支持CAN FD和经典CAN。TCAN4550控制器具有多种作业模式,包括待机和睡眠,通过使用唤醒和抑制功能实现低功耗。这些控制器能够支持车载网络的带宽和数据灵活性要求,使用几乎任何微控制器的SPI总线在系统上实现CAN FD接口。 TCAN4550控制器还具有配套的TCAN4550EVM评估模块,该模块可使用标准接口插头连接到I/O电压为3.3 V或5 V的任何微控制器或SPI控制器。TCAN4550EVM具有EMC滤波和极性保护供电电压,能够使用6 V至24 V的外部电压运行。以上就是贸泽推出集成有CAN FD 控制器和收发器的TI TCAN4550系统基础芯片,希望对大家在选择的时候有所帮助。

    时间:2020-03-26 关键词: 收发器 控制器 贸泽

  • 贸泽电子即日起备货Analog Devices AD242x汽车音频总线收发器,适合新兴多麦克风应用

    贸泽电子即日起备货Analog Devices AD242x汽车音频总线收发器,适合新兴多麦克风应用

    2020年3月30日 – 贸泽电子 (Mouser Electronics) 和Analog Devices携手将AD242x汽车音频总线® (A²B®) 系列中的新款收发器引入分销渠道。A²B收发器经历三代产品研发,可将高保真数字音频传输至先进的多功能汽车信息娱乐系统,减少多达75%的电缆线束重量。 作为授权分销商,贸泽电子始终致力于快速引入新产品与新技术,帮助客户设计出先进产品,并使客户产品更快走向市场。超过800家半导体和电子元器件生产商通过贸泽将自己的产品带向全球市场。贸泽只为客户提供通过全面认证的原厂产品,并提供全方位的制造商可追溯性。 A²B是一种高带宽的数字总线,只需要一根非屏蔽的双绞线,便可将I²S音频和I²C数字控制数据连同时钟和电力一起长距离传输。贸泽电子分销的AD242x收发器可扩展麦克风连接的用例,可用于汽车、运输、建筑技术和消费类应用领域中的语音识别、个性化音频区域以及主动降噪等用途。这些收发器使开发人员能够定制系统级别的性能,使产品符合严苛的电磁兼容性 (EMC) 要求,包括各个OEM的特定要求。 该收发器可通过多信道I²S/TDM接口(适用于AD2428和AD2429型),直接连接到通用数字信号处理器 (DSP)、现场可编程门阵列 (FPGA)、专用集成电路 (ASIC)、麦克风、模数转换器 (ADC)、数模转换器 (DAC) 和编解码器。 AD242x A²B收发器采用紧凑的32引线5mm × 5mm封装,并且引脚完全兼容,有助于缩短产品上市时间,简化升级过程。A²B收发器的先进功能可大幅降低整体系统成本,使其成为自动运输、免提/语音识别、高级辅助驾驶系统 (ADAS)、会议室、小型舞台音频、高级家庭影院和汽车音频等应用的理想选择。

    时间:2020-03-30 关键词: 收发器 音频 总线

  • HOLTEK推出BC5602 RF 2.4GHz收发器IC

    HOLTEK推出BC5602 RF 2.4GHz收发器IC

    HOLTEK推出全新RF 2.4GHz射频芯片BC5602,适用于2.4GHz ISM频带,射频特性符合ETSI/FCC规范。传输速率为125/250/500Kbps,适用于多种距离的无线应用,具高稳定传输质量并兼容市场RF 2.4GHz专有IC封包格式,能满足IoT产品低功耗、反应快的要求,可广泛应用于智能居家、工业/农业控制器等,建构稳定的2.4GHz无线双向传输。 BC5602工作电压为1.9V~3.6V,可程序设置发射功率-10dBm~+6dBm;高接收灵敏度-98dBm@125Kbps,接收电流17mA@250/500Kbps。具备低休眠电流0.5μA,快速唤醒晶振的Middle Sleep模式,以及自动收发(ATR: Auto-Transmit-Receive)功能。 BC5602采用16-pin QFN(3mm×3mm)小封装,具SPI控制接口,符合轻薄产品及模块设计,并达工规-40°C~85°C工作温度需要。

    时间:2020-04-01 关键词: 收发器 ic HOLTEK

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包

更多

推荐博客