正码速

关注人关注

我要报错

基于FPGA的正码速调整的设计与实现

摘要：本文提出了基于FPGA正码速调整的设计方案，采用格雷码对地址编码的异步FIFO设计，并利用MAXPLUSⅡ进行编译和仿真。结果表明，设计方法切实可行。 1 引言在时分制数字通信系统中，为了扩大传输容量和提高传输效

电子设计自动化
2018-06-04

FPGA 正码速