分享一种低成本电平转换电路

时间：2021-02-20 关键词： 电平转换电路 电平转换 分立器件

智能手机中的逻辑电平转换方案

近几年来，在苹果公司iPhone手机的带动下，智能手机市场迅速扩大。智能手机等便携产品的一个重要特点是功能越来越多，从而支持更广泛的消费需求。但智能手机等便携产品内部用于支持不同功能的集成电路（IC）或模块的工作电压往往不同，如基带处理器和应用处理器电压一般在1.5 V至1.8 V之间，而现有许多外设工作电压一般为2.6至3.3 V，如USIM卡、Wi-Fi模块、调频（FM）调谐器模块工作电压为2.8 V，而相机模块为2.7 V。　　　　图1：逻辑电平转换器应用示意图。　　因此，智能手机等便携产品中的不同IC与外设模块之间存在输入/输出电压失配问题，要使这些器件与模块之间互相通信，需要高效的逻辑电压电平转换。所谓的逻辑电平转换器即连接不同工作电压的IC与模块或印制电路板（PCB），提供系统集成解决方案。　　传统逻辑电平转换方法及其优缺点　　　　表1：传统逻辑电平转换方法及优缺点。　　由于晶体管-晶体管逻辑（TTL）和互补金属氧化物半导体（CMOS）是逻辑电路中的标准电平，因传统逻辑电平转换方法中，TTL-CMOS输入转换很常见。这种转换方法简单，成本低，主要用于低电平至高电平转换，也能用于转换高电平至低电平。这种转换方法也存在一些缺点。其它传统逻辑电平转换方法还有过压容限（OVT）电压转换、漏极开路（OD）/有源下拉转换和分立I2C转换等，各有其优缺点，参见表1。　　双电源逻辑电平转换及应用　　逻辑电平转换中会消耗功率。例如，在低至高电平转换中，为了输出高逻辑电平，输入电压（Vin）低于VCC，电源电流变化（ΔICC）始终较高，因此功耗也较高。为了解决高功耗的问题，可以采用双电源电压（VCCA及VCCB）逻辑电平转换器，在逻辑电源电压（VL）等于Vin时，ΔICC就为0，从而降低功耗。　　常见双电源逻辑电平转换包括单向转换、带方向控制引脚的双向转换、自动感测双向转换（推挽型输出）及用于漏极开路应用（如I2C）的自动感测双向转换等，结构示意图如图2所示。　　　　图2：几种双电源逻辑电平转换器的结构示意图。　　在这些双电源逻辑电平转换方法中，单向逻辑电平转换的原理就是在输出启用（Output Enable，）为低电平时，提供A点至B点转换；而在输出启用为高电平时，A、B之间呈现高阻态（Hi-Z），通常当作电阻无穷大来处理，相当于没有接通。常见的双电源单向逻辑电平转换器有如安森美半导体的NLSV1T34AMX1TCG、NLSV2T244MUTAG、NLSV4T3234FCT1G、NLSV8T244MUTAG、NLSV22T244MUTAG等。这些双电源单向逻辑电平转换器的应用包括通用输入输出（GPIO）端口、串行外设接口（SPI）端口和通用串行总线（USB）端口等。　　带方向控制引脚的双向逻辑电平转换器的工作原理是：引脚和方向控制（DIRection，T/）引脚均为低电平时，提供B点至A点转换；引脚为低电平、T/引脚为高电平时，提供A点至B点转换；而在引脚为高电平时，A点至B点方向和B点至A点方向均处于高阻态，相当于没有接通。安森美半导体即将推出带方向控制引脚的双向逻辑电平转换器。这类转换器的常见应用是以字节（byte）访问的存储器及I/O器件。　　自动感测双向逻辑电平转换器（推挽型输出）的工作原理是：启用（EN）引脚为低电平时，转换器处于待机状态；EN引脚为高电平、I/O电平不变时，转换器处于稳态；EN引脚为高电平、I/O电平变化时，转换器检测到变化，并产生脉冲，I/O藉P沟道MOSFET（PMOS）上拉至更快。典型的自动感测方向双向逻辑电平转换器（推挽型输出）有如安森美半导体的NLSX3012MUTAG、NLSX3013FCT1G、NLSX3013BFCT1G、NLSX4014MUTAG和NLSX3018MUTAG等。这类转换器的常见应用包括通用异步收发器（UART）、USB端口、4线SPI端口和3线SPI端口等。　　用于漏极开路应用（如I2C）的自动感测双向逻辑电平转换器同样包含3个状态：EN引脚为高电平、NMOS导通时，处于工作状态，输入端I/O电平下拉至地，即输入低电平；EN引脚为高电平、NMOS处于高阻态时，处于工作状态，输出端I/O电平上拉至VCC，即输入高电平；EN引脚为低电平时，转换器处于待机状态。典型的用于漏极开路应用（如I2C）的自动感测双向逻辑电平转换器有如安森美半导体的NLSX4373MUTAG、NLSX4348FCT1G和NSLX4378BFCT1G等。这类转换器的常见应用包括I2C总线、用户识别模块（SIM）卡、单线（1-Wire）总线、显示模块、安全数字输入输出（SDIO）卡等。　　上述几种双电源逻辑电平转换器中，不带方向控制引脚的自动感测转换器和带方向控制引脚的转换器各有其优劣势。自动感测转换器的优势主要体现在将微控制器的I/O线路减至最少，是用于异步通信的简单方案，劣势则是成本高于及带宽低于带方向控制引脚的转换器。带方向控制引脚的转换器优势是作为大宗商品元件，成本低，是用于存储器映射I/O的简单方案，劣势则是微控制器引脚数量多。　　而在不带方向控制引脚的自动感测转换器中，也有集成方案（如NLSX3373）与分立方案（如NTZD3154N）之区别。集成方案NLSX3373为单颗IC，估计占用的印制电路板（PCB）空间仅为2.6 mm2；分立方案NTZD3154N采用双MOSFET及4颗01005封装（即0402）的电阻，估计占用的PCB总空间为3.3 mm2。集成方案提供低功率待机模式，而分立方案则不提供高阻抗/待机模式。这两种不同方案的低压工作特性、带宽及电路特性也各不相同。

时间：2019-03-05 关键词： 智能手机 电源技术解析 电平转换

带精密电源基准电平转换的高性能差分放大器

采用小尺寸工艺设计的高性能ADC通常采用1.8V至5V单电源供电。为了处理±10 V或更大的信号，ADC一般前置一个放大器电路以衰减该信号，防止输入端饱和。在信号包含大共模电压时普遍采用差分放大器（diff amp）。差分放大器抑制共模电压的能力由增益设置电阻的比率匹配决定；匹配度越高，共模抑制比（CMR）越高。对于采用0.1%外部电阻的离散放大器，CMR限制为54 dB。集成紧密激光调整的电阻和运算放大器的IC可实现高于80 dB的CMR。如同许多其他模拟IC，早期的差分放大器一般采用±5V至±15V双电源供电。随着ADC和其他元件趋向于采用更低电源电压，有一段时间差分放大器成为前端唯一需要双电源的电路。但为这一个电路添加负电源相当不便。新型差分放大器可采用2.7V至15V单电源，但在某些工作条件下，运算放大器的输入输出要全部接至负电压轨（地）。要测量包含负共模电压的信号，共模输入必须升高以脱离负电压轨。要测量负信号，放大器输出必须升高以脱离负电压轨。通过施加一个负电压到基准引脚即可实现这两种电平转换。例如，使用5V单电源，在参考引脚上的2.5V电压源将输出设为中间电源电压并将升高运算放大器输入端呈现的共模电压。该电源必须为低阻抗以避免降低CMR，而且要低漂移以在温度范围内保持精度。图1显示了一种使用两个外部精密电阻和一个低漂移精密运算放大器的典型解决方案。图2显示一种使用AD8271差分放大器以及在该放大器上集成的多个精密调整的电阻实现更低成本、更高性能的替代解决方案。片上电阻将器件输出设为中间电源电压。这些电阻全部由相同的低漂移薄膜材料制成，所以它们在温度范围内的比率匹配十分出色；它们经过调整以匹配电路中的其他电阻，这样不会降低出色的CMR性能。精密可编程增益差分放大器AD8271低失真、可编程增益差分放大器包含一个精密运算放大器和七个激光调整的增益设置电阻，可实现0.5、1或2倍的用户可选差分增益。它也可以配置为40种以上的单端配置，增益范围为-2至+3。该器件分为两级：B级特性规定为0.02%的最大增益误差、2ppm/°C的最大增益漂移、600μV的最大失调电压，以及80dB的最小共模抑制比；A级特性规定为0.05%的最大增益误差、10ppm/°C的最大增益漂移、1000μV的最大失调电压，以及74dB的最小共模抑制比。两级特性都包括–110dB的谐波失真、15MHz的带宽和30V/us的压摆率。此速度和精度组合使该器件完全适合于仪表放大器、驱动ADC、电平转换和自动测试设备。AD8271采用 5V至36V单电源或±2.5V至±18V双电源，消耗电流2.3 mA。它采用10引脚MSOP封装，额定温度范围为–40°C至+85°C，千片订量报价为1.25美元/片。图1 AD8271不需外部元件即可将输出转换成中间电源

时间：2018-09-07 关键词： 电源 放大器 电源技术解析 电平转换

I2C电平转换电路调试测试记录

时间：2018-08-22 关键词： i2c 电路调试 测试记录 电平转换

电平控制LED灯,电平转换电路

电平控制LED灯 电平转换 单向 12V转3V (其中Vgs>2.5V导通，用的7002所以Vg需要小于60V)

时间：2018-08-14 关键词： 电子电路 电平转换

通信（通信方式\\电平转换\\波特率\\串行口结构）

以下内容选自郭天祥的书籍:串行通信方式：串行通信的必要过程：发送时，要把并行数据变成串行数据发送到线路上去，接受时，要把串行信号再变成并行数据，这样才能被计算机及其他设备处理。串行通信又有两种方式:异步串行通信和同步串行通信。异步串行通信方式：同步串行通信：TTL和RST232电平的转换：波特率与定时器初值的关系：也就必定很高。串行口结构描述：方式1的编程和实现：

时间：2018-07-18 关键词： 通信 通信方式 波特率 串行口结构 电平转换

CMOS电平转换电路详解

 COMS集成电路是互补对称金属氧化物半导体(Compiementary symmetry metal oxide semicoductor)集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。 COMS电路的供电电压VDD范围比较广在+5~+15V均能正常工作，电压波动允许±10，当输出电压高于VDD-0.5V时为逻辑 1，输出电压低于VSS+0.5V(VSS为数字地)为逻辑 0。CMOS电路输出高电平约为 0.9Vcc，而输出低电平约为 0.1Vcc.当输入电压高于VDD-1.5V时为逻辑 1，输入电压低于VSS+1.5V(VSS为数字地)为逻辑 0。 TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL(晶体管-晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 标准TTL输入高电平最小2V，输出高电平最小2.4V，典型值3.4V，输入低电平最大 0.8V，输出低电平最大 0.4V，典型值 0.2V(输入 H》2V，输入 L《0.8V;输出H 》2.4V(3.4V)，输出L《0.4V(0.2V)。 CMOS电平是数字信号还是模拟信号? CMOS电平是数字信号，COMS电路的供电电压VDD范围比较广在+5--+15V均能正常工作，电压波动允许±10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V(VSS为数字地)为逻辑0， 一般数字信号才是0和1 。 cmos电平转换电路 1、 TTL电路和CMOS电路的逻辑电平 VOH： 逻辑电平 1 的输出电压 VOL： 逻辑电平 0 的输出电压 VIH ： 逻辑电平 1 的输入电压 VIH ： 逻辑电平 0 的输入电压 TTL电路临界值： VOHmin = 2.4V VOLmax = 0.4V VIHmin = 2.0V VILmax = 0.8V CMOS电路临界值(电源电压为+5V) VOHmin = 4.99V VOLmax = 0.01V VIHmin = 3.5V VILmax = 1.5V 2、TTL和CMOS的逻辑电平转换 CMOS电平能驱动TTL电平 TTL电平不能驱动CMOS电平，需加上拉电阻。 3、用逻辑芯片特点 74LS系列： TTL 输入： TTL; 输出：TTL 74HC系列：CMOS输入： CMOS; 输出：CMOS 74HCT系列： CMOS 输入：TTL; 输出： CMOS CD4000系列： CMOS 输入： CMOS　输出： CMOS。 常用的几种电平转换方案 (1) 晶体管+上拉电阻法 就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟 (1) 类似。适用于器件输出刚好为 OC/OD 的场合。 (3) 74xHCT系列芯片升压 (3.3V→5V) 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。 ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容(巧合)，而 CMOS 的输出电平总是接近电源电平的。 廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/。。。) 系列 (那个字母 T 就表示 TTL 兼容)。 (4) 超限输入降压法 (5V→3.3V， 3.3V→1.8V， 。。。) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的“超限”是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其 datasheets 明确注明“输入电压范围为0~5.5V”，如果采用 3.3V 供电，就可以实现 5V→3.3V 电平转换。 (5) 专用电平转换芯片 最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 (6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。

时间：2017-09-01 关键词： cmos 电路 电平转换

DSP信号采集电平转换电路设计图

声音信号无处不在，同时也包含着大量的信息。在日常的生产生活中，我们分析声音信号，便可以简化过程，得到我们想要的结果。随着 DSP芯片的性价比不断攀升，使 DSP得以从军用领域拓展到民用领域，由于 TI公司 DSP5000系列强大的音频压缩能力，语音应用得到了较大的发展。因此，基于 DSP的声音采集系统的设计与开发具有重要的现实意义。 该系统通过采集声音信号来检测器械的裂纹、密合度等。将 DSP高速处理数字信号的能力与 USB高速传输数据的能力结合起来，使其服务于工业生产，是该系统的主要设计目的。系统选用了 TI公司的TMS320VC5402($7.9200)作为该块 PCB的 CPU，并将Philips公司的PDIUSBD12作为接口芯片，使用 USB1.1协议进行 DSP与电脑的通信。 硬件设计思想人类可以听到的声音信号是范围在 20-20kHz的模拟信号，所以首先需要传感器接收该声音信号，接着需要进行转换，使声音信号由模拟信号变为数字信号。之后通过分析噪声产生的原因和规律，利用被测信号的特点和相干性，检测被覆盖的声音信号。在检测方法上有频域信号的相干检测、时域信号的积累平均、离散信号的计数技术、并行检测等方法。 DSP与计算机的通信，通常采用 USB、RS232($780.5000)、PCI或 ISA卡等方式。RS232的主要缺点是：速度慢，不支持热插拔; PCI与 ISA卡的主要缺点是：受计算机卡槽数量、地址等资源的限制，可扩展性差。而利用 USB通讯的主要优点，便是传输速度快，支持热插拔，占用资源少，可扩展性强。该设计利用 USB接口芯片直接与 DSP相连，通过 DSP的程序实现 USB的协议，最大的优点就是可以保障数据交换的速度。综上，在本系统中，几个基本环节就是：电平转换电路：将 5V电源转换为 3.3V与 1.8V，分别为 DSP芯片的片上外设以及 CPU供电; AD信号转换电路：将传感器接收到的模拟信号转换为数字信号，供 DSP进行处理;信号的存储电路：储存 DSP处理的信号;信号传输电路：将经过处理的信号上传至电脑;仿真电路：用于测试 DSP芯片。整体架构如图 1所示。   本系统中 DSP采用的是 TI公司的 TMS320VC5402(以下简称 5402)，其操作速率达 100 MIPS，由于其具有改进的哈佛结构，所以它可以在一个指令周期内完成 32x32bit的乘法，亦可以迅速完成数学运算最常用的乘加运算。它有 4条地址总线、3条 16位数据存储器总线和 1条程序存储器总线， 40位算术逻辑单元 (AIU)，一个 17×17乘法器和一个 40位专用加法器。8个辅助寄存器及一个软件栈，允许使用最先进的定点 DSP的 C语言编译器，内置可编程等待状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲串行口、一个 8位并行与外部处理器通信的 HPI口、2个 16位定时器以及 6通道 DMA控制器，特别适合电池供电设备. 电平转换电路 电平转换电路，顾名思义，就是将电源供电的电压转换为适合芯片工作的电压。由于 5402的核电压与片上外设电压不同，而且整个电路需要的电压并不能由电源直接提供，所以电平转换电路可以说是整个电路工作的动力，为各个元器件提供适合其工作的条件。在该电路中，电源芯片使用的是 TI公司的 TPS767D301($2.3625)(以下简称 D301)。D301是一款可以使不同电压分别输出的芯片，可输出 3.3V和介于 1.5-5.5V之间的某一调整后的电压。因为 5402的外设电压是 3.3V，核电压为 1.8V，所以在此设计中，将该芯片的输出设定为 3.3V和 1.8V，与 5402匹配。连接图如图 2所示。   在 1OUT的输出部分 Vo=Vref×(1+R1/R2)，在 D301中，Vredf=1.1834V，所以 Vo=1.1834V×(1+15.8/30.1)=1.8V。 AD转换 本设计中选用的 AD转换芯片是 TI公司的 TLC320AD50C($25.0250)。该芯片的采样采用ΣΔ技术，即将一个抽样滤波器放置于 ADC后，将一个差值滤波器放置在 DAC前。这种结构的最大特点就是使系统可同时进行接收、发送任务。 TLC320AD50C可实现高采样率(最高可达 22.5kb/s)的 AD/DA转换，该功能由 2个 16位的同步串行转换通道实现，可直接和 DSP连接进行通信。TLC320AD50C中的可选项和电路配置可以通过串行口进行编程，该芯片对掉电、复位、信号采样率、串行时钟率、增益控制、通信协议、测试模式等可通过串行口进行编程和电路配置。具体连接如图 3：   片外复位电路提供上电复位，晶振电路可提供 10MHz的主时钟频率，数据采样频率和其他时钟信号均由此频率分配。5402与 AD50C之间的通信格式为主串行通信格式：接收和发送转换信号。 存储采集到声音信号后，一个很重要的环节就是声音信号的存储，本系统中我们采用的是SST公司的 FLASH存储器： SST39VF400A($0.8875)。该器件存储容量为 4 MB，采用 3.3 V单电源供电，对各个子模块的读写和擦除，可通过一些特殊的命令字序列来实现且无需额外提供高电压。在此设计中我们利用 DSP编程实现对该存储器的读写操作。DSP主要通过外部存储器接口 (EMIF)访问片外存储器。它不仅具有很强的接口能力(可以和各种存储器直接接口)，而且具有很高的数据吞吐能力。 5402与 SST39VF400($0.8875)的接口电路设计如图 1所示。该电路主要通过 DSP的相关输出管脚来控制 FLASH的擦除和读写。其中，A0～A19为地址线，DQ0～DQ15为数据线，OE和 WE分别为输出使能和写使能， CE1为片使能。 声音信号经过 AD转换器以后传输给 DSP，由 DSP的 PS和 DS引脚通过逻辑开关来分别控制 flash和 sram的使能端，由 DSP的 R\W和 MSTRB控制位通过逻辑电路分别控制读和写。在本设计中，SRAM使用的是 GS1117：64K×16的 1MB异步静态随机存储器。 GS71116是一个由高速的互补性金属氧化物半导体晶体管( CMOS)组成的静态随机存储器，不需要外部时钟或时间频闪观测器。 3.3V的操作电压，所有的输入输出均兼容晶体管逻辑电路(TTL)。它的快速通道时间小于 15ns，操作电流小于 100mA。 USB PDIUSBD12是一款带并行总线的 USB 接口器件，它符合通用串行总线 USB 1.1 版规范，集成了 SIE、FIFO、存储器收发器以及电压调整器等，可与任何外部微控制器或微处理器实现高速并行接口 2M字节/秒，且在批量模式和同步模式下均可实现 1M字节/秒的数据传输速率，可通过软件控制与 USB 的连接，采用 GoodLink技术的连接指示器 ，在通讯时使 LED 闪烁，具有可编程的时钟频率输出，内部上电复位和低电压复位电路，为双电源操作，在 3.3±0.3V或扩展的 5V电源下均可使用，可实现多中断模式的批量和同步传输。连接图如图 4：   JTAG JTAG是 joint test action group的简称，是用来调试 DSP的仿真部分，其连接部分要和仿真器上的引脚一致。TI公司的DSP5000系列专门预留有JTAG管脚，共14个， 4，8，10，12引脚均接地，6引脚悬空，5接高平电压3.3V，所有的仿真引脚均使用 IEEE1149.1标准，其余的引脚含义为【5】：1、TMS：输入引脚，选择测试方式;2、TRST：输入引脚，测试复位;3、TDI：输入引脚，测试数据输入;7、TDO：输出引脚，在 TCK的下降沿时输出数据，其余时间呈高阻态;9、TCK_RET：输入引脚，在板子与仿真器的连接电缆不小于 6英寸的时候，接法与 TCK相同，大于 6英寸的时候，需另加驱动;11、TCK：输入引脚，测试时钟，一般为占空比为50%的固有时钟信号;13、EMU0：仿真中断引脚0，可用作输入或输出;14、EMU1：仿真中断引脚1，可用作输入或输出，当 TRST为低电平、EMU0为高电平时，EMU1为低电平，所有输出禁止。 通过这个声音采集系统，我们可以把无形的声音信号转化为图形进行处理，可以观察它的波形特点进行研究、工业生产等等。而在设计其他的 DSP应用系统接口电路时，要根据具体情况综合考虑性能指标、器件选取、外围电路设计等方面，仔细选取器件，精心合理布局，才能达到理想的设计效果。

时间：2017-06-27 关键词： DSP 数字电路 信号擦剂 电平转换

简单的电平转换电路图

电平转换电路包括快速切换的晶体管Q1和Q2。用户选择电平转换为高和转换为低，这是直流偏置电压，连接到晶体管的射极，以匹配于所需要的输出高逻辑电平和低逻辑电平。C1、R1、D1、C2、R2和D2使Q1和Q2的基极电压保持在接近于射极电压。  

时间：2015-12-31 关键词： 接口电路 电平转换

常用的几种电平转换方案

本文主要介绍了几种电平(74HC245、74LVC4245等)转换的方法。 (1) 晶体管+上拉电阻法 就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟 (1) 类似。适用于器件输出刚好为 OC/OD 的场合。 (3) 74xHCT系列芯片升压 (3.3V→5V) 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。 ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容(巧合)，而 CMOS 的输出电平总是接近电源电平的。 廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表示 TTL 兼容)。 (4) 超限输入降压法 (5V→3.3V, 3.3V→1.8V, ...) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其 datasheets 明确注明"输入电压范围为0~5.5V"，如果采用 3.3V 供电，就可以实现 5V→3.3V 电平转换。 (5) 专用电平转换芯片 最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 (6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。 (8) 无为而无不为法 只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。

时间：2015-11-30 关键词： 电阻 MOSFET 电源技术解析 电平转换

简单的电平转换电路图

电平转换电路包括快速切换的晶体管Q1和Q2。用户选择电平转换为高和转换为低，这是直流偏置电压，连接到晶体管的射极，以匹配于所需要的输出高逻辑电平和低逻辑电平。C1、R1、D1、C2、R2和D2使Q1和Q2的基极电压保持在接近于射极电压。

时间：2015-10-19 关键词： 接口控制 电平转换

电源构建电路

本文给出3个电源构建电路，包括3.3V→5V电平转换器、3.3V→5V模拟增益电路和3.3V→5V模拟补偿电路。 3.3V→5V电平转换器 可以直接构成电平转换，往往是采用集成方案。有不同性能的电平转换器。有双向和单相配置、不同电压转换和不同速度的，用户根据需要选择最好的方案。 器件间板级通信(如MCU到外设)往往靠SPI或I2C。对于SPI，采用单向电平转换器是合适的，而对于I2C，必须采用双向方案。图1说明了这两种方案。 图1 电平转换器 3.3V→5V模拟增益电路 图2所示的模拟增益电路用于从3.3V电源到5V电源时调节模拟电压。图中33KΩ和17KΩ设置运放增益。11KΩ电阻限制返回到3.3V电路的电流。 图2 模拟增益电路 3.3V→5V模拟补偿电路 图3所示电路为3.3V和5V之间的转换补偿一个模拟电压。此电路从3.3V电源到5V电源偏移一个模拟电压。147KΩ和30.1KΩ及+5V电源等效于0.85V电压源与25KΩ电阻和运放构成一个1V/V增益的差分放大器。0.85V等效电压源使输入端任何信号偏移同样的量值。中心在3.3V/2=1.65V的信号也将中心处于5.0V/2=2.50V。左上方的电阻限制来自5V电路的电流。         图3 模拟补偿电路

时间：2015-07-14 关键词： 电源 电源技术解析 构建电路 电平转换

如何灵活使用飞思卡尔i.MX应用处理器的GPIO

 从事i.MX应用处理器的应用设计客户支持工作几年以来，经常会收到GPIO使用或者与其直接相关的问题。而且问题不仅仅来自于初次使用i.MX处理器的客户，也有很多是来自从事产品开发多年的工程师。由于i.MX应用处理器具有较高的复杂性，导致硬件设计和软件开发是由不同的人/团队来负责的，从而使一些软件硬件衔接部分成了一个类似于三不管的灰色地带。硬件设计者认为是软件去使用所以不太关心，而软件人员对硬件相关的知识基础弱，比较难于深入理解怎样使用。但其在设计中的重要性是不容忽视的，否则会导致很多潜在的问题。 通常GPIO会占到芯片超过一半的管脚数量，在此分享一些飞思卡尔i.MX应用处理器GPIO的功能点的使用经验，希望能帮助设计人员避免问题，优化设计，让设计成为一件快乐的事。 电平转换速度(slew rate) 对于这个功能的详细描述一直没有出现在飞思卡尔官方发布的文档中，经应用团队的努力下，在最新的IMX6DQRM Rev2版已经加入。通过文档大家可以了解到电平转换速度依赖于三个寄存器(DSE,SRE和SPEED)的配置，电平转换速率的输出结果有四级。 顾名思义，这是一个可以调整高低电平切换上升和下降时间速度的设置项，在一般的应用中使用芯片默认的设置就可以了。在需要微调SI或EMI性能时可以尝试修改配置。 由于这个功能并没有设计成可以精确的控制转换时间，只是以四种不同源驱动工作频率的形式体现的(四种源驱动频率分别为50MHz，100MHz，150MHz和200MHz)。由此可知我们只能以一种对比趋势的定性方式使用它。下面使用飞思卡尔官方提供的IBIS模型结合Mentor Graphic公司的HyperLynx9.1仿真工具得到一组近似结果供大家参考。 仿真模型：GPIO单端输出 外加5pF负载 工作电压：1.8V 需要注意的是对于一些高速的工作模式，例如SD口的HS104工作模式，IO的电平转换速率是已经被设定死的，不能调节了。 应用举例：降低并行显示接口所有IO的电平转换速度对改善该接口带来的EMI性能有一定的效果。 状态保存器(Keeper) 飞思卡尔i.MX应用处理器的GPIO包含输入和输出两组状态保存器。 使能输入状态保存器可以在IO供电NVCC_xxx关掉之后，使输入缓冲器的输出自动维持在关电之前的逻辑状态。其价值可以在低功耗的应用中得到体现。 使能输出状态保存器可以在内核供电关掉之后，使IO的输出自动维持在关电之前的逻辑状态(需要注意的是输出状态保存器不能与上下拉同时工作)。其价值同样可以体现在低功耗的应用中。 应用举例：输入状态保存器可以允许IO的供电由外部输入逻辑来控制，不必担心状态由于外部输入逻辑关电丢失，当外部电路没有状态变化时可以关闭电源达到节电的目的。而输出状态保存器则可以允许内核关电，不必担心输出逻辑丢失。 开漏(open-drain) 开漏(OD)是针对场效应管而言的，类似于三极管的集电极开路(OC)。I2C总线就是OD门电路的典型应用。 飞思卡尔i.MX应用处理器的大部分GPIO都支持开漏模式，这使得设计上可以很灵活的实现线与逻辑以及不同电压域的输出控制。 应用举例：当需要使用GPIO来控制外设时，工作电平不匹配也能不是没有办法了，只要将GPIO设置为开漏模式，外面增加上拉电阻连接到受控电路逻辑电平即可，不必担心电平不匹配带来的漏电流或者电路损坏。(当然一定要注意，外部逻辑电平不能高于GPIO本身的最大耐压值) 上下拉(pull-up/pull-down) 上下拉就是指上下拉电阻，所有飞思卡尔i.MX应用处理器的GPIO都包含这个功能。需要指出的是上下来是一个相对独立的功能，不受限于输出或输入设置。也就是说当GPIO作为输入时可以使能上拉或者下拉，作为输出时也可以使能上拉或下拉。 当对上拉下电路的电流驱动能力要求不高时，片内的上下拉可以代替电路板上的上下拉设计，达到简化电路和降成本的目的。 应用举例：由于上下拉的独立性，在系统调试的时候外部控制芯片的程序可能还没有准备好，可以通过控制上下拉来对某些IO进行进行逻辑或功能测试。 附注：该功能提供的上下拉电阻的阻值误差较大，请根据数据手册和具体应用来权衡。 后记： 由于i.MX应用处理器包含众多系列，本文介绍的功能是基于目前最新的i.MX6系列，其它系列会有不同，但万变不离其中，设计时留意下就好。

时间：2014-09-09 关键词： gpio i.mx处理器 电平转换

直流耦合视频放大器/滤波器的视频信号电平转换

Maxim提供用于滤波和放大模拟视频信号的芯片。这些芯片多数连接在视频数/模转换器(DAC)的输出。 为了了解这些视频放大器/滤波器的视频特性，采用标准的测试信号(例如彩条信号)进行测试。多数视频测试模板的视频测试信号范围在-0.3V至0.7V之间，但Maxim的多数芯片要求的视频信号范围在0至1V。图1所示电路可将视频测试信号发生器的输出电平转换到0至1V。 该电路包含增益为-1的第1级放大器，随后是增益为-2的第2级放大器。因此，总体增益为+2。调节第2级放大器同相输入端电位器的滑动端，可以调节输出直流电平。 图1所示电平转换电路的输入电阻约为75Ω，该75Ω电阻是100Ω对地电阻与反相放大器的300Ω输入电阻并联后所得。 图1. 电平转换电路 图2所示为标准的NTSC复合视频测试信号(彩条信号由Tektronix 1910数字信号发生器产生)，在该信号中加入直流偏移。 图2. 复合彩条视频测试信号 图3所示是包含亮度和色度的复合S视频信号(彩条由Quantum Data 802 BT视频测试信号发生器产生)，在该测试信号中加入偏移电压进行电平转换。 图3. S视频彩条视频测试信号 图4所示为1080i格式视频测试信号(通过Quantum Data 802 BT视频测试信号发生器产生)，在该测试信号中加入偏移电压进行电平转换。 图4. 1080i格式视频测试信号 更多医疗电子信息请关注：21ic医疗电子频道

时间：2012-06-01 关键词： 滤波器 视频放大器 直流耦合 电平转换

串行通讯电平转换和隔离电路

串行通讯电平转换和隔离电路 串行通讯接口电路

时间：2012-04-18 关键词： 串行通讯 隔离电路 电平转换

带精密电源基准电平转换的高性能差分放大器

 　　 采用小尺寸工艺设计的高性能ADC通常采用1.8V至5V单电源供电。为了处理±10 V或更大的信号，ADC一般前置一个放大器电路以衰减该信号，防止输入端饱和。在信号包含大共模电压时普遍采用差分放大器（diff amp）。 　　差分放大器抑制共模电压的能力由增益设置电阻的比率匹配决定；匹配度越高，共模抑制比（CMR）越高。对于采用0.1%外部电阻的离散放大器，CMR限制为54 dB。集成紧密激光调整的电阻和运算放大器的IC可实现高于80 dB的CMR。 　　如同许多其他模拟IC，早期的差分放大器一般采用±5V至±15V双电源供电。随着ADC和其他元件趋向于采用更低电源电压，有一段时间差分放大器成为前端唯一需要双电源的电路。但为这一个电路添加负电源相当不便。 　　新型差分放大器可采用2.7V至15V单电源，但在某些工作条件下，运算放大器的输入输出要全部接至负电压轨（地）。要测量包含负共模电压的信号，共模输入必须升高以脱离负电压轨。要测量负信号，放大器输出必须升高以脱离负电压轨。通过施加一个负电压到基准引脚即可实现这两种电平转换。例如，使用5V单电源，在参考引脚上的2.5V电压源将输出设为中间电源电压并将升高运算放大器输入端呈现的共模电压。该电源必须为低阻抗以避免降低CMR，而且要低漂移以在温度范围内保持精度。图1显示了一种使用两个外部精密电阻和一个低漂移精密运算放大器的典型解决方案。         图2显示一种使用AD8271差分放大器以及在该放大器上集成的多个精密调整的电阻实现更低成本、更高性能的替代解决方案。片上电阻将器件输出设为中间电源电压。这些电阻全部由相同的低漂移薄膜材料制成，所以它们在温度范围内的比率匹配十分出色；它们经过调整以匹配电路中的其他电阻，这样不会降低出色的CMR性能。 　　精密可编程增益差分放大器 　　AD8271低失真、可编程增益差分放大器包含一个精密运算放大器和七个激光调整的增益设置电阻，可实现0.5、1或2倍的用户可选差分增益。它也可以配置为40种以上的单端配置，增益范围为-2至+3。该器件分为两级：B级特性规定为0.02%的最大增益误差、2ppm/°C的最大增益漂移、600μV的最大失调电压，以及80dB的最小共模抑制比；A级特性规定为0.05%的最大增益误差、10ppm/°C的最大增益漂移、1000μV的最大失调电压，以及74dB的最小共模抑制比。两级特性都包括–110dB的谐波失真、15MHz的带宽和30V/us的压摆率。此速度和精度组合使该器件完全适合于仪表放大器、驱动ADC、电平转换和自动测试设备。AD8271采用 5V至36V单电源或±2.5V至±18V双电源，消耗电流2.3 mA。它采用10引脚MSOP封装，额定温度范围为–40°C至+85°C，千片订量报价为1.25美元/片。   图1.中间电源输出的单电源差分放大器   图2. AD8271不需外部元件即可将输出转换成中间电源

时间：2010-11-17 关键词： 基准 差分放大器 精密电源 电平转换