全新一代LED大屏幕系统的控制电路设计

当前采用的联机控制系统对全彩LED大屏幕进行控制。即PC+DVI接口解码芯片+FPGA芯片+输出接口模式的联机控制系统。不过随着随着数字技术的飞速发展，各种数字显示屏也随即涌现出来有LED、LCD、DLP等，各种数字大屏幕的控制系统多种多样，有用ARM+FPGA脱机控制系统，也有用PC+DVI接口解码芯片+FPGA芯片联机控制系统，在这里我们讲述一种不仅可以用于控制全彩LED大屏幕的显示，而且还可以作为发送端输出高清图像数据。DVI接口概述 DVI全称为Digital Visual Interface，它是基于TMDS(Transition Minimized DifferenTIal Signaling，最小化传输差分信号)电子协议作为基本电气连接。TMDS是一种微分信号机制，可以将像素数据编码，并通过串行连接传递。显卡产生的数字信号由发送器按照TMDS协议编码后通过TMDS通道发送给接收器，经过解码送给数字显示设备。 目前的DVI接口分为两种，一个是DVI-D接口，只能接收数字信号，接口上只有3排8列共24个针脚，其中右上角的一个针脚为空，不兼容模拟信号。 另外一种则是DVI-I接口，可同时兼容模拟和数字信号。兼容模拟幸好并不意味着模拟信号的D-Sub接口可以连接在DVI-I接口上，而是必须通过一个转换接头才能使用，一般采用这种接口的显卡都会带有相关的转换接头。 本文叙述中用到的接口是DVI-D全数据接口。 FPGA控制全彩LED大屏幕系统原理 1 DVI解码芯片控制原理 图3输入部分显示了FPGA芯片控制解码芯片控制原理图，所选的FPGA芯片是Xilinx公司的Spantan_3系列的 X3C1400A-5，该芯片可以实现对DDR_SDRAM最大时钟为200MHz的控制。在该系统中用到的DVI解码芯片是TI公司生产的芯片型号为 tfp401的解码芯片，该芯片通过接收由计算机DVI接口传输来的编码图像数据，输出到DVI解码芯片，该芯片将串行数据解码成24位的R(Red)、 G(Green)、B(Blue)三原色并行数据，以及行同步、场同步、数据使能和时钟信号，然后将解码后的RGB图像数据、行同步、场同步、数据使能和时钟控制信号送给FPGA芯片，将图像数据缓冲到FPGA芯片的FIFO中，在这里须注意，当采集图像的分辨率很大时，该数据传输的时钟信号最高可达到 165MHz，输出的并行图像数据为24位的数据，所以最大带宽可达到3.96GHz，在选取外部存储器是须考虑带宽的要求。 图1 DVI-D接口 DDC:Display Data Channel (显示数据通道)----指主机与显示设备的通讯方式。基于End-user的即插即用功能的需求，VESA定义了DDC标准。包含 DDC1/DDC2B/DDC2B+等方式。DDC2B是主机与显示设备准双向通信，基于I2C通信协议。只有主机向显示器发出需求信号，并得到显示器的响应后，才送出EDID资料。EDID:Extended Display IdenTIficaTIon Data(外部显示设备标志数据)----指DDC通信中传输的显示设备数据。EDID包含显示设备的基本参数，如制造厂商、产品名称、最大行场频、可支持的分辨率等。图中的E2PROM是一个重要的存储器，存储由计算机传来的制造厂商、产品名称、最大行场频、可支持的分辨率等参数，只有该存储器工作起来后，DVI接口才可以正常工作，该存储器显示数据通道为DDC，在这里与DVI接口插上时，该处有个上拉电阻进行指示，计算机会自动将各种参数输入到该存储器，这样才可以从DVI接口输出以各种参数为标准的图像数据。 图2 DVI-I接口 2 选取存储图像数据的缓冲存储器 根据上述采集图像数据的带宽要求，在这里用的是DDR-SDRAM存储器，时钟最大为200MHz，数据位宽为16位，所以，最高带宽可达到6.4GHz，利用率达到65%即可满足上述DVI接口芯片输入到FPGA芯片的带宽要求。 由于从DVI芯片输入到FPGA芯片的图像数据最大的时钟是165MHz，与输出到DDR-SDRAM存储器的时钟频率200MHz不同步，所以，在这里FPGA芯片中要用到异步FIFO进行缓冲，将从DVI解码芯片输入的图像数据缓冲到宽度为24位，深度为2048的FIFO中，其中输入时钟根据输入的图像分辨率计算得出，最大可输出的时钟为165MHz，然后再从FIFO缓冲期将数据输出到DDR-SDRAM存储器，其中输出到DDR -SDRAM的图像数据的时钟为200MHz，输出的时钟为双数据率始终，即数据有效时钟可达到400MHz，再将DDR-SDRAM存储器中的图像数据输出到FPGA芯片中，在这里输出到FPGA芯片的缓冲阶段，需要借助FIFO对输出到外部接口芯片进行缓冲。 3 图像处理 由于人眼看到的图像亮度是非线性等级的，该系统的输出到存储器的图像是线性的，所以需进行校正处理，在这里运用了gamma校正算法进行处理，Y=KXr，FPGA芯片对gamma校正的实现过程就是进行数据的映射，对从FIFO输出到外部接口的图像数据进行数据的一一映射。得到输出图像，从输出接口将校正后的图像数据输出到外部器件。 4 应用于不同领域的两种输出接口模式 ①FPGA芯片输出端连接驱动电流芯片 该接口的使用适合于输出的是多路驱动电流芯片，用FPGA芯片输出管脚时序控制多路外部驱动电流芯片，驱动电流芯片再对RGB发光二极管进行控制，最后将整个电脑想要显示的图像显示到大屏幕LED上。 ②接收端为以太网线的接口 该接口适合于对一路输入DVI解码芯片接口图像的输出，该接口可以用于远距离传输图像信息，应用于大屏幕的LED的显示。 显示设备采用DVI接口优点 DVI传输的是数字信号，数字图像信息不需经过任何转换，就会直接被传送到显示设备上，减少了数字向模拟再到数字烦琐的转换过程，大大节省了时间，因此它的速度更快，能有效消除拖影现象，使用DVI进行数据传输，信号不衰减，色彩更纯净，更逼真。计算机内部传输的是二进制的数字信号，使用VGA接口连接全彩LED大屏幕显示器，就需要先把信号通过显卡中的D/A转换器转变为R、G、B三原色信号和行、场同步信号，这些信号通过模拟信号线传输到全彩LED大屏幕上，还需要相应的A/D转换器将模拟信号再一次转变成数字信号，才能在全彩LED大屏幕上显示出图像。 结束语 在上述的D/A、A/D转换和信号传输过程中不可避免信号的损失和受到干扰，从而导致图像出现失真甚至显示错误。DVI接口无须进行这些转换，避免了信号的损失，使图像的清晰度和细节表现力都得到了大大的提高。该设计系统实现的FPGA芯片控制全彩大屏幕的图像显示系统，不仅可以用于小尺寸分辨率(256×192)的全彩LED大屏幕控制系统的显示，还可以远距离的以太网传输图像数据，将该图像数据发送到多块接收模板，多块接收板的拼接可以用于显示分辨率(1920×1280)的高清彩色图像的大屏幕。

时间：2019-10-16 关键词： FPGA 电路设计 控制算法

三类DC/DC转换器的电路设计的正确使用方法和技巧

 很多硬件设计者，都没有正确的理解和使用DC/DC转换器，下面小编整理了一些特别有用的文章作为福利送给大家! 一、正确理解DC/DC转换器 DC/DC转换器为转变输入电压后有效输出固定电压的电压转换器。DC/DC转换器分为三类：升压型DC/DC转换器、降压型DC/DC转换器以及升降压型DC/DC转换器。根据需求可采用三类控制。PWM控制型效率高并具有良好的输出电压纹波和噪声。PFM控制型即使长时间使用，尤其小负载时具有耗电小的优点。PWM/PFM转换型小负载时实行PFM控制，且在重负载时自动转换到PWM控制。目前DC-DC转换器广泛应用于手机、MP3、数码相机、便携式媒体播放器等产品中。在电路类型分类上属于斩波电路。 二、DC/DC转换器电路设计原理 DC-DC就是直流-直流变换，一般有升压(BOOST)、降压(BUCK型)两种。降压式DC/DC变换器的输出电流较大，多为数百毫安至几安，因此适用于输出电流较大的场合。降压式DC/DC变换器基本工作原理电路如下图所示。VT1为开关管，当VT1导通时，输入电压Vi通 过电感L1向负载RL供电，与此同时也向电容C2充电。在这个过程中，电容C2及电感L1中储存能量。当VT1截止时，由储存在电感L1中的能量继续向 RL供电，当输出电压要下降时，电容C2中的能量也向RL放电，维持输出电压不变。二极管VD1为续流二极管，以便构成电路回路。输出的电压Vo经R1和 R2组成的分压器分压，把输出电压的信号反馈至控制电路，由控制电路来控制开关管的导通及截止时间，使输出电压保持不变。 DC/DC变换器基本工作原理图 三、DC-DC电路设计要考虑以下条件： 1.外部输入电源电压的范围，输出电流的大小。 2. DC-DC输出的电压，电流，系统的功率最大值。 四、选择PWM IC要考虑的要点有： 1. PWM IC的最大输入电压。 2.PWM开关的频率，这一点的选择关系到系统的效率。对储能电感，电容的大小的选择也有一定影响。 3.MOS管的所能够承受的最大额定电流及其额定功率，如果DC-DC IC内部自带MOS,只需要考虑IC输出的额定电流。 4. MOS的开关电压Vgs大小及最大承受电压。 五、电感、二极管、电容的选择 1. 电感量：大小选择主要由开关频率决定，大小会影响电源纹波;额定电流，电感的内阻选择由系统功耗决定。 2. 二极管：通常都用肖特基二极管。选择时要考滤反向电压，前向电流，一般情况反向电压为输入电源电压的二倍，前向电流为输出电流的两倍。 3. 电容：电容的选择基于开关的频率，系统纹波的要求及输出电压的要求。容量和电容内部的等效电阻决定纹波大小(当然和电感也有关)。 六、如何得到一个电源纹波相对较小、对系统其他电路干扰相对较小，而且相对稳定可靠的DC-DC电路，需要对以上电路的原理做如下修改： 1.输入部分：电源输入端需要加电感电容滤波。目的：由于MOS管的开关及电感在瞬间的变化会造成输入电源的波动，尤其是在系统耗电波动较大时，影响更为明显。 2.输出部分： (1)假定C2的选择的100uF是正确的，我们想得到更小的纹波，可以将100uF的电容改成两颗47uF的电容(基于相同类型的电容);如果100uF电容采用的是铝电解，可以在原来的基础上加一颗10uF的磁片电容或钽电容。 (2) 在输出端再加一颗电容和一颗电容对原来的电源做一个LC滤波，会得到一个纹波更小的电源。 总之，DC-DC转换器为整个系统中的各个电路供电。只有掌握DC/DC转换器电路设计的技巧，把所有要考虑的因素考虑全面，才能提高系统的整体性能，达到各个电路的性能效果的体现。

时间：2019-10-19 关键词： 电路设计 pwm dc-dc转换器

微型打印机驱动FPGA电路设计

现在FPGA运用的越来越广泛了，FPGA 即现场可编程逻辑阵列。是在 CPLD 的基础上发展起来的新型高性能可编程逻辑器件。FPGA 的集成度很高，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域。新一代的 FPGA 甚至集成了中央处理器( CPU ) 或数字处理器( DSP) 内核，在一片 FPGA 上进行软硬件协同设计，为实现片上可编程系统( SOPC) 提供了强大的硬件支持。对微型打印机的驱动，传统方法是使用单片机是实现对其的时序控制。随着 FPGA 在各领域的普及使用，以及对微型打印机的需要，因此要实现 FPGA 对微型打印机的时序控制。 当前各 ASIC 芯片制造商都相继开发了用于各自目的的 HDL 语言，但是大多数都为标准化和通用化。惟一被公认的是美国国防部开发的 VHDL 语言，它已成为 IEEE ST D_1076 标准。另外从近期 HDL 语言发展的动态来看，许多公司研制的硬件电路设计工具业都逐渐向 VHDL 语言靠拢，使得他们的硬件电路设计工具也能支持 VHDL 语言。 VHDL 语言可以支持自上而下和基于库的设计方法，而且还支持 FPGA 的设计。 1 微型打印机简介 RD DH 型微型打印机采用热敏加热点阵打印方式，是一款体积小，打印速度快的打印输出设备。该型打印机可采用标准并行接口，RS 232 串行接口，T TL 电平串口，485 接口，USB 接口，打印速度达到 50 m/ s，分辨率为 8 点 / mm，384 点 / 行，打印纸张采用 57 mm 热敏纸。可打印国标一、二级汉字库中全部汉字和西文字、图标共 8 178 个。微型打印机并行接口与 CENTRONICS 标准接口兼容，可直接由微机并口或单片机控制。其 26 线双排插座引脚序号如图 1 所示。此 26 个并口各引脚信号定义如表 1 所示。     图 1 双排插座引脚序号 表 1 微型打印机 26 并口各引脚定义     对打印机的驱动主要是对其工作时序进行正确的控制，RD DH 型并行接口定时图如图 2 所示。     图 2 并行接口定时图 2 总体系统设计 使用 Altera 公司的 Cyclon ?系列的 FPGA 芯片 EP3C25Q240C8N 实现对 RD DH 型微型打印机的硬件电路控制，使用 Quar tus 开发工具，通过 VHDL 语言实现对微型打印机的软件功能实现。 2. 1 硬件电路设计 如图 3 所示为打印机与 FPGA 的连接示意图。 DATA 1~ DATA8 表示打印机的 8 个数据位，他们的逻辑“1”表示高电平，逻辑“0”表示低电平; STB 为数据选通触发脉冲，下降沿时读入数据; ACK 为回答脉冲，低电平表示数据已被接受; BUSY 为高电平时表示打印机正忙，此时不接收数据。 由于 ACK 和 BUSY 输出的是 5 V 的 TT L 电平，而 FPGA 的 I/ O 口标准为 3. 3 V LVCMOS 电平，因此这两个信号作为 FPGA 的输入信号时，要进行分压，保证电路正常运行。     图 3 FPGA 与打印机连接示意图 2. 2 软件设计 软件平台采用 A ltera 公司的 FPGA 开发平台 Q uartus 。 Quartus 提供了一种与器件结构无关的设计环境，设计者不需要精通器件的内部结构，只需要运用自己熟悉的输入工具( 如原理图输入或数字电路描述语言输入) 进行设计，利用 Quar tus 可以将这些设计转换为最终结构所需要的格式。有关结构的详细知识已写入开发工具软件，设计人员无需手工优化自己的设计。软件的开发流程如图 4 所示。     图 4 软件开发流程图 使用 VHDL 硬件描述语言来进行软件设计。 对微型打印机的驱动主要是对其工作时序进行正确的控制，利用 VHDL 常见的状态机来实现对打印机的工作时序的控制，根据时序图 1 所示的时序，状态机使用 4 个状态，状态转换图如图 5 所示。 初始状态 STA TE0 时，数据选通触发脉冲信号 STB 置“1” ( 高电平) ，检测打印机是否正忙，如果打印机为空闲状态( busy= “0”) ，转入下一状态 STAT E1，否则( busy = “1 ” ) 继续执行 ST AT E0; 在状态 STAT E1，将数据写入打印机，直接转入下一状态; 在状态 STAT E2，将数据选通触发脉冲信号 STB 置“0” ，打印机读数据，转入下一状态; 在状态 ST ATE3，检测数据是否已经被接受，若数据已被接受( ACK = “0” ) ，打印机转入初始状态 ST AT E0，等待接受新数据，若数据未被接受( ACK = “1” ) ，继续执行 STAT E3 直到数据被接受。     图 5 状态转换图 3 结 语 使用 FPGA 与 V HDL 硬件描述语言设计的微型打印机驱动，通过系统调试能够完成对打印机的时序控制，目前已经在某型测试仪中正常使用。该设计系统控制简单，抗干扰性强，可靠性高，移植性较好，能够用于任何使用 FPGA 芯片的系统中，具有一定的应用前景。

时间：2019-11-03 关键词： FPGA cpld 电路设计

加速度传感器的工作原理剖析

加速度传感器是一种能够测量加速度的传感器。通常由质量块、阻尼器、弹性元件、敏感元件和适调电路等部分组成。传感器在加速过程中，通过对质量块所受惯性力的测量，利用牛顿第二定律获得加速度值。根据传感器敏感元件的不同，常见的加速度传感器包括电容式、电感式、应变式、压阻式、压电式等。它是工业、国防等许多领域中进行冲击、振动测量常用的测试仪器。 那么加速度传感器的工作原理是如何的呢?下面跟小编一起来学习下吧： 敏感元件将测点的加速度信号转换为相应的电信号，进入前置放大电路，经过信号调理电路改善信号的信噪比，再进行模数转换得到数字信号，最后送入计算机，计算机再进行数据存储和显示。 当传感元件以加速度 a 运动时，质量块受到一个与加速度方向相反的惯性力作用，发生与加速度成正比 a 的形变，使悬臂梁也随之产生应力和应变。该变形被粘贴在悬臂梁上的扩散电阻感受到。根据硅的压阻效应，扩散电阻的阻值发生与应变成正比的变化，将这个电阻作为电桥的一个桥臂，通过测量电桥输出电压的变化可以完成对加速度的测量。     线加速度计的原理是惯性原理，也就是力的平衡，A(加速度)=F(惯性力)/M(质量) 我们只需要测量 F 就可以了。怎么测量 F?用电磁力去平衡这个力就可以了。就可以得到 F 对应于电流的关系。只需要用实验去标定这个比例系数就行了。当然中间的信号传输、放大、滤波就是电路的事了。 多数加速度传感器是根据压电效应的原理来工作的。 所谓的压电效应就是 “对于不存在对称中心的异极晶体加在晶体上的外力除了使晶体发生形变以外，还将改变晶体的极化状态，在晶体内部建立电场，这种由于机械力作用使介质发生极化的现象称为正压电效应 ”。 一般加速度传感器就是利用了其内部的由于加速度造成的晶体变形这个特性。由于这个变形会产生电压，只要计算出产生电压和所施加的加速度之间的关系，就可以将加速度转化成电压输出。当然，还有很多其它方法来制作加速度传感器，比如压阻技术，电容效应，热气泡效应，光效应，但是其最基本的原理都是由于加速度产生某个介质产生变形，通过测量其变形量并用相关电路转化成电压输出。每种技术都有各自的机会和问题。 压阻式加速度传感器由于在汽车工业中的广泛应用而发展最快。由于安全性越来越成为汽车制造商的卖点，这种附加系统也越来越多。 压电技术主要在工业上用来防止机器故障，使用这种传感器可以检测机器潜在的故障以达到自保护，及避免对工人产生意外伤害，这种传感器具有用户，尤其是质量行业的用户所追求的可重复性、稳定性和自生性。但是在许多新的应用领域，很多用户尚无使用这类传感器的意识，销售商冒险进入这种尚待开发的市场会麻烦多多，因为终端用户对由于使用这种传感器而带来的问题和解决方法都认识不多。如果这些问题能够得到解决，将会促进压电传感器得到更快的发展。 使用加速度传感器有时会碰到低频场合测量时输出信号出现失真的情况，用多种测量判断方法一时找不出故障出现的原因，经过分析总结，导致测量结果失真的因素主要是：系统低频响应差，系统低频信噪比差，外界环境对测量信号的影响。 所以，只要出现加速度传感器低频测量信号失真情况，对比以上三点看看是哪个因素造成的，有针对性的进行解决。

时间：2019-12-17 关键词： 加速度传感器 电路设计 敏感元件

作为工程师别让“接地错觉”迷惑你

作为一名学生和工程师，经过多年的深入研究，您可能会忘记电子电路理论中的一些基本概念，例如叠加、戴维南等效、诺顿等效和网孔分析等，而主要关注一种技术，即节点电压分析。此时正是致命的错误观念渗入我们思想的时候，接地节点经常被误以为是所有电荷的物理入地点。 在以往的电路理论学习中，您可能了解了许多分析电路的技术。节点电压分析和网孔分析就是其中两种著名的类似技术。在节点电压分析法中，首先需要选择一个节点，把它作为参考节点。这个节点通常被假设具有绝对零电位，我们通常称其为“接地”节点。 只要不关心电路与其它对象之间的电压关系，一般不会发现这种假设的害处。将多个子电路共用的节点作为接地节点，通常是从数学上简化电路分析的极佳选择。 当我们学习电子电路专业课程时，通常会忘记许多电路分析技术，例如叠加、戴维南等效、诺顿等效和网孔分析等，而主要关注一种技术，即节点电压分析(图 1)。     图 1：节点电压分析通常简化了电子电路的分析 上图左侧是节点电压分析示例，右侧是同一电路的网孔分析示例。 作为一名学生和工程师，经过多年的深入研究，您可能会忘记电子电路理论中的一些基本概念，此时正是致命的错误观念渗入我们思想的时候。 常见误解 接地节点经常被误以为是所有电荷的物理入地点。这当然不对。接地节点只是我们个人选择的节点。除了通常是许多子电路的公共节点以外，它没什么特殊之处。而作为一个公共节点不会增加任何特殊的物理属性。接地节点上唯一存储的电荷是一端接地的电容器的负极板电荷。所有其它电荷都在电路中循环，并且永不停歇(图 2)。请记住，所有电流都在一个回路中流动，电荷会返回其源极。     图 2：电流电荷在回路中循环，接地节点上唯一存储的电荷(–Q)是接地电容器上的电荷 接地节点是避免噪声的安全港。这也不对，大多数不同的噪声电流都会通过接地节点(图 3)。但是，仅对设计良好的接地轨而言，导电轨的阻抗可忽略不计，此时跨轨的噪声电位差几乎为零。     图 3：不同的信号电流和不同的噪声电流通过接地节点 接地轨的低阻抗是确保导电轨中任何两个物理点之间的电位差可以忽略的唯一保证，至少在直流电路分析中如此。 人们普遍认为，将两个相互影响的域的接地垫隔离，可以保护安静域免受噪声域的影响。这可能是 RF 工程师在不知情的情况下所犯的最严重错误之一。在多种情况下，接地垫的分离可能会导致从噪声域输出到安静域输入的严重噪声耦合。您可能会发现这有悖常理，但是当你使用绑定线绘制完整的电路直至 PCB 层时，这一点会变得清晰，如图 4 所示。当所有 MOS 体连接到专用接地垫时，也会产生类似的影响。     图 4：当上图左侧接地垫分离时，从一个域到另一个域的传输信号会变得噪声很大。其分析步骤以紫色圆圈标记。另一方面，如右侧图所示，合并域后，信号得以安全地传输。但是，如果 PSRR 较差，安静域可能会受影响。 在考虑功耗的数字电路设计中，浮动输出不仅与断开接地路径有关，而且还与断开电源路径有关(图 5)。物理设计偏好通常倾向于切换接地路径。这是因为在相同的导通电阻下，将使用面积比 PMOS 器件小的 NMOS 器件。     图 5：当电源或地线关闭时，不可避免地可能导致输出电压不确定。而此不确定的输出电压取决于存储在负载电容器上的最后一个工作输出状态、电源与地之间的 OFF 电阻比，以及不同连接点的漏电流。 接地轨和电源轨似乎与时序收敛无关。时序收敛与不同的信元延迟和不同的信号边沿有关。 当接地轨具有相对较高的阻抗时，在电源轨和接地轨之间会产生相当大的 IR 压降，这会降低有效电源电压，从而增加 CMOS 单元的延迟。而且，即使电源轨上的平均 IR 压降微不足道，开关噪声电流也会在接地轨上产生明显的瞬态噪声电压。因此，如图 6 所示，到达距信号源较远的门的信号沿可以及时有效地“移动”[1]。时移取决于瞬态噪声的大小和极性。对于高上升 / 下降时间信号，这种影响变得更加明显。     图 6：根据紫色圆圈所示的分析步骤，瞬态电源 / 接地电流曲线在接地端会产生相似的电压曲线，这会影响信号沿的有效到达时间。大幅增加本地去耦电容器以吸收交流电流曲线，并降低电源 / 接地轨的阻抗，可以缓解该问题。 接地垫是否需要分离? 这是一个棘手的问题，需要详细说明。前述内容可能会给人一种印象，即接地垫分离是一种不良的设计实践，尽管在许多芯片中这可能是一种常见的做法。通常，设计具有低电阻和低电感的单个统一接地，要远远优于设计多个接地轨。多个接地轨会造成一些麻烦，比如多个作用域之间复杂的回流电流路径，以及载有高频电流的大面积环路造成的磁耦合。 但是，在某些情况下，接地垫的分离不可避免。例如，假设有一个晶体振荡器和一个带噪声的数字模块，它们共享一个接地垫，如图 7 所示。数字模块从电源汲取噪声电流，并通过接地轨和绑定线返回。因此，接地线上会出现明显的电压故障。由于该绑定线与晶体振荡器的地线共用，噪声电压故障会加载到晶振内部节点的晶体纯正弦电压上。     图 7：根据紫色圆圈中所示的分析步骤，噪声块会间接在接地线两端产生噪声电压。由于晶体实际上是具有很好截止特性的带通滤波器，因此在振荡过程中，其每个端子上都存在纯正弦电压。但是，晶体振荡器的内部节点会感测到接地线两端的纯电压和噪声电压的叠加。 在需要分离接地垫的情况下，请执行以下操作： 尽可能在噪声模块周围放置多个去耦电容器(图 8)。这会减少噪声供电电流在芯片外部的传输，从而将模块导电轨及其输出上产生的噪声电压最小化。 最小化噪声模块与其它模块块之间的电气交互作用，或仅减小传递的电流。为此，在噪声域中使用具有相对较高输出阻抗的驱动器，在安静域中使用具有高输入阻抗缓冲器的驱动器。     图 8：噪声模块端的去耦电容会吸收流经电源和地的大部分 AC 电流成分。最小化从噪声域到敏感域的传输电流，可确保最小化噪声的传输。 接地节点只是一个为电路分析而定义的节点。所有电流仍在回路中传输，并不会在接地节点处截止。 要预测和解决接地相关的问题，只需绘出带所有物理连接的完整电路，而无需定义接地节点，并将不同的电流回路和公共路径可视化。 在决定统一或分离不同域的接地垫之前，仔细了解预期的增益和潜在影响。 图 9 所示是一个习题。其左侧显示了一个具有有限漏极阻抗的简单 NMOS 电流源。那么，看到的电源电压源低频交流阻抗是多少?     图 9：接地节点定义是否会影响输入阻抗值? 答案非常简单。物理上保持电路不变，但选择 NMOS 漏极作为接地节点，而不是 NMOS 源极，如图 9 右侧所示，那么阻抗会保持不变吗?千万不要让接地迷惑了您。

时间：2019-12-17 关键词： 电路设计 叠加 戴维南等效 诺顿

PCB叠层设计所遵循的理念

印制电路板的设计是以电路原理图为根据，实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计，需要考虑外部连接的布局。内部电子元件的优化布局。金属连线和通孔的优化布局。电磁保护。热耗散等各种因素。 在设计 PCB(印制电路板)时，需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面，而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计，PCB 的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求，PCB 的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射须电路通常采用多层板设计。 下面列出了层叠设计要注意的 8 个原则： 1. 分层 在多层 PCB 中，通常包含有信号层(S)、电源(P)平面和接地(GND)平面。电源平面和接地平面通常是没有分割的实体平面，它们将为相邻信号走线的电流提供一个好的低阻抗的电流返回路径。信号层大部分位于这些电源或地参考平面层之间，构成对称带状线或非对称带状线。多层 PCB 的顶层和底层通常用于放置元器件和少量走线，这些信号走线要求不能太长，以减少走线产生的直接辐射。 2. 确定单电源参考平面(电源平面) 使用去耦电容是解决电源完整性的一个重要措施。去耦电容只能放置在 PCB 的顶层和底层。去耦电容的走线、焊盘，以及过孔将严重影响去耦电容的效果，这就要求设计时必须考虑连接去耦电容的走线应尽量短而宽，连接到过孔的导线也应尽量短。例如，在一个高速数字电路中，可以将去耦电容放置在 PCB 的顶层，将第 2 层分配给高速数字电路(如处理器)作为电源层，将第 3 层作为信号层，将第 4 层设置成高速数字电路地。 此外，要尽量保证由同一个高速数字器件所驱动的信号走线以同样的电源层作为参考平面，而且此电源层为高速数字器件的供电电源层。 3. 确定多电源参考平面 多电源参考平面将被分割成几个电压不同的实体区域。如果紧靠多电源层的是信号层，那么其附近的信号层上的信号电流将会遭遇不理想的返回路径，使返回路径上出现缝隙。对于高速数字信号，这种不合理的返回路径设计可能会带来严重的问题，所以要求高速数字信号布线应该远离多电源参考平面。 4. 确定多个接地参考平面(接地平面) 多个接地参考平面(接地层)可以提供一个好的低阻抗的电流返回路径，可以减小共模 EMl。接地平面和电源平面应该紧密耦合，信号层也应该和邻近的参考平面紧密耦合。减少层与层之间的介质厚度可以达到这个目的。 5. 合理设计布线组合 一个信号路径所跨越的两个层称为一个“布线组合”。最好的布线组合设计是避免返回电流从一个参考平面流到另一个参考平面，而是从一个参考平面的一个点(面)流到另一个点(面)。而为了完成复杂的布线，走线的层间转换是不可避免的。在信号层间转换时，要保证返回电流可以顺利地从一个参考平面流到另一个参考平面。在一个设计中，把邻近层作为一个布线组合是合理的。如果一个信号路径需要跨越多个层，将其作为一个布线组合通常不是合理的设计，因为一个经过多层的路径对于返回电流而言是不通畅的。虽然可以通过在过孔附近放置去耦电容或者减小参考平面间的介质厚度等来减小地弹，但也非一个好的设计。 6. 设定布线方向 在同一信号层上，应保证大多数布线的方向是一致的，同时应与相邻信号层的布线方向正交。例如，可以将一个信号层的布线方向设为“Y 轴”走向，而将另一个相邻的信号层布线方向设为“X 轴”走向。 7. 采用偶数层结构 从所设计的 PCB 叠层可以发现，经典的叠层设计几乎全部是偶数层的，而不是奇数层的，这种现急是由多种因素造成的，如下所示。 从印制电路板的制造工艺可以了解到，电路板中的所有导电层救在芯层上，芯层的材料一般是双面覆板，当全面利用芯层时，印制电路板的导电层数就为偶数。 偶数层印制电路板具有成本优势。由于少一层介质和覆铜，故奇数层印制电路板原材料的成本略低于偶数层的印制电路板的成本。但因为奇数层印制电路板需要在芯层结构工艺的基础上增加非标准的层叠芯层黏合工艺，故造成奇数层印制电路板的加工成本明显高于偶数层印制电路板。与普通芯层结构相比，在芯层结构外添加覆铜将会导致生产效率下降，生产周期延长。在层压黏合以前，外面的芯层还需要附加的工艺处理，这增加了外层被划伤和错误蚀刻的风险。增加的外层处理将会大幅度提高制造成本。 当印制电路板在多层电路黏合工艺后，其内层和外层在冷却时，不同的层压张力会使印制电路板上产生不同程度上的弯曲。而且随着电路板厚度的增加，具有两个不同结构的复合印制电路板弯曲的风险就越大。奇数层电路板容易弯曲，偶数层印制电路板可以避免电路板弯曲。 在设计时，如果出现了奇数层的叠层，可以采用下面的方法来增加层数。 如果设计印制电路板的电源层为偶数而信号层为奇数，则可采用增加信号层的方法。增加的信号层不会导致成本的增加，反而可以缩短加工时间、改善印制电路板质量。 如果设计印制电路板的电源层为奇数而信号层为偶数，则可采用增加电源层这种方法。而另一个简单的方法是在不改变其他设置的情况下在层叠中间加一个接地层，即先按奇数层印制电路板布线，再在中间复制一个接地层。 在微波电路和混合介质(介质有不同介电常数)电路中，可以在接近印制电路板层叠中央增加一个空白信号层，这样可以最小化层叠不平衡性。 8. 成本考虑 在制造成本上，在具有相同的 PCB 面积的情况下，多层电路板的成本肯定比单层和双层电路板高，而且层数越多，成本越高。但在考虑实现电路功能和电路板小型化，保证信号完整性、EMl、EMC 等性能指标等因素时，应尽量使用多层电路板。综合评价，多层电路板与单双层电路板两者的成本差异并不会比预期的高很多。

时间：2019-12-17 关键词： PCB 电路设计 emc 分层 emi

示波器维修说明

示波器是一种用来测量交流电或脉冲电流波的形状的仪器，由电子管放大器、扫描振荡器、阴极射线管等组成。除观测电流的波形外，还可以测定频率、电压强度等。凡可以变为电效应的周期性物理过程都可以用示波器进行观测。在被测信号的作用下，电子束就好像一支笔的笔尖，可以在屏面上描绘出被测信号的瞬时值的变化曲线。利用示波器能观察各种不同信号幅度随时间变化的波形曲线，还可以用它测试各种不同的电量，如电压、电流、频率、相位差、调幅度等等。但是示波器做为工程师们日常必不可少的测试工具，难免会出现大大小小的故障 bug,在质保期内我们可以选择示波器原厂维修，质保期外的我们肯定要慎重考虑了，以下维修示波器的经验分享给大家!     示波器维修注意事项： 1、完善的维修服务体系 散单接修：针对客户故障仪器提供元器件级、板级维修服务。 批量保修：指对您的故障仪器进行维修以及提供延长保修服务。 系统校准：通过系统对仪器性能指标进行调整校准。 上门服务：针对客户仪器故障的情况，提供上门取(送)货服务(仅限西安地区)。 仪器检测：仪器主要指标的直接验证和测试。 清洁保养：对仪器的内外关键部件、器件的除尘等处理。 计量服务：我公司与中国航天 504 研究所、20 研究所等具有计量资质的计量院所合作， 根据客户要求提供专业的计量服务。 2、严格的工艺要求 工作前必须穿戴防静电衣,防静电情况 工作前必须测试防静电环设备接地情况 工作前必须测试电源的电压和接地情况 维修仪器要求分类摆放 维修工具要求使用完必须归类摆放 下班后必须把总开关断电 3、严谨的流程管理 多年形成的完善服务体系，最大限度的保证了高标准的服务，以及各项业务的顺利进行。 4、专业的维修团队 公司具备资深工程师多名，均从事仪器行业多年，积累了丰富的技术知识和维修经验，对常见仪器故障能做出准确的判断; 通过了专业培训、严格考核，具备深厚的行业知识。

时间：2019-12-31 关键词： 信号 电路设计 示波器 维修

3D打印PCB,看未来电子产品的演变

  当Apple发布其最新最好的iPhone，XS和XR时，没有人能否认这些手机是科技巨头最智能的产品。当然，他们也不能否认它的昂贵。 如果有可能以更小的尺寸制造相同的iPhone并且成本更低，该怎么办? 不幸的是，到目前为止，技术领域的个性化仅限于软件而非硬件。虽然我们可以选择新手机的颜色、操作系统和内存量，但我们的个性化选项通常也就到此为止了。然而，3D打印技术和打印电子领域的新进展可能很快就会结束这些有限的定制选项。随着新的金属3D打印机和使用功能性3D打印的PCB制造方法面世，消费者将看到跨行业的全新产品定制水平。 让我们来看看3D打印的历史，以及它最新的技术发展如何开创电子产品个性化的新纪元。 传统3D打印的问题 虽然3D打印确实是一项突破性的技术，但其巨大的潜力迄今为止受到缓慢、低效的流程以及无法实现足够的分辨率以实现到实际产品中的限制——特别是在打印产品原型时。 3D打印过程中最重要的组成部分之一，也是最慢的部分之一：打印电路板(PCB)，这是当今大多数电子产品的骨架。由于57%的3D打印工作是在新产品开发的第一阶段完成的(根据Sculpteo的“3D打印状态”2017年报告)，这是一个不容忽视的领域。     使用Nano Dimension的DragonFly Pro 3D打印机生产的PCB 目前，PCB仅限于以模拟减法工艺制造，其中大规模生产的项目首先是从大的铜表面构建的，然后留下额外的材料浪费。这个过程很漫长，涉及对外部供应商的高度依赖，既昂贵又浪费。此外，该过程不允许任何新的导电迹线，使得无需在不打印全新PCB的情况下向产品添加个性化特征。 组织如何摆脱这些低效的打印实践?答案在于数字化，增材制造。 从模拟打印过渡到数字打印 许多企业正在探索PCB的增材制造工艺。他们可以使用增材制造工艺在打印时堆积PCB，而不是使用一块大片材料的传统方法来打印PCB并消除多余材料，从而消除浪费并将制造时间从几周减少到几个小时。 传统上，3D打印机使用塑料和金属来完成所有打印。但新的大批量金属打印生产，例如惠普最近发布的Metal Jet 3D打印机，正在改变3D打印在各个行业中的使用方式和位置。金属打印工艺将特别影响汽车和航空工业，现在它们将能够使用这些打印机轻松生产高容量和重量的3D金属零件，从而节省高达数十亿美元的燃料。减轻体重。 除了这些金属打印工艺之外，电子产品的生产者和消费者都可以期待使用新纳米粒子技术将金属悬浮在墨水中并打印导电打印电子产品的打印机的好处，从而彻底改变3D打印原型和产品定制。 硬件个性化的新时代 简而言之，使用增材制造工具打印电子元件的能力是改变游戏规则的。在此开发之前，想要为依托导电迹线的消费产品构建不同功能的企业需要生产全新的PCB才能支持这一新功能。 通过使用这种创新技术，企业现在只需要使用导电迹线打印一层并将其添加到现有的消费产品中，以便更改其功能。 这项技术将掀起产品个性化的新纪元。从汽车导�