当前位置:首页 > 集成电路
  • 点燃发展新引擎,2020中国国际数字经济大会将于10月启幕

    点燃发展新引擎,2020中国国际数字经济大会将于10月启幕

    为响应国家和政府号召,加快发展数字经济,不断提高数字技术研发能力和产业创新能力,推动数字经济与实体经济的深度融合,促进传统产业转型升级,由深圳市工信局指导、高科技行业门户OFweek维科网主办的“2020中国国际数字经济大会”将于2020年10月28日在深圳举行。 本次大会将汇聚国内外的权威院士、政府主管部门高层领导、行业协会代表、专家学者和知名数字经济企业代表等超过1000位专业人士出席,届时以“数字经济赋能,助力智能时代”为主题,深度剖析数字经济产业各大领域的发展现状及未来趋势,探讨产业发展瓶颈,搭建包括政产学研在内的全行业互动交流共享平台。 本次大会,除设有话题热度拉满的主论坛外,还设有包括“2020人工智能技术创新论坛”、“2020物联网产业升级论坛”、“2020工业互联网产业应用高峰论坛”、“2020集成电路产业创新发展高峰论坛”、“2020大数据&云计算技术与应用高峰论坛”在内的5个分论坛。 数字经济产业发展背景 1、数字经济点燃发展新引擎,进入快车道 近年来,我国数字技术发展迅猛,向生产生活领域和公共治理领域广泛渗透,数字经济蓬勃发展。在常态化疫情防控背景下,数字技术将构建新的产业生态,形成更强大的创新活力,数字经济将引领新一轮经济周期,成为经济发展的新引擎。2019年,在国际经济环境复杂严峻、国内发展任务艰巨繁重的背景下,我国数字经济依然保持了较快增长。2019年,我国数字经济继续保持快速增长,增加值达35.8万亿元,占GDP比重达36.2%,对GDP增长贡献率达67.7%,产业数字化增加值占整个数字经济的比重也高达80.2%,从而推动了我国产业高质量发展,在国民经济中的地位进一步凸显。 (图片来自pixabay图库,作者:geralt) 2、数字经济是新一轮产业革命热点,行业投资热度高涨 党中央和国务院高度重视发展数字经济,出台了一系列政策措施。我国数字经济规模不断扩大,商业模式不断创新,成为新一轮产业革命热点。国务院确定支持以数字经济新模式重塑中国消费市场;北京进一步加大数字经济政策倾斜和资金支持力度,要打造成为全国数字经济发展的先导区和示范区;深圳市携手华为创建全国数字经济样板城市;2020年福建省总投资近6000亿元建设数字经济重点项目;浙江启动省级数字经济创新发展试验区创建工作;四川计划2022年数字经济规模达到2万亿元……随着国内资本市场改革提速,内因+外因共同推动数字经济产业持续发展。 (图片来自pixabay图库,作者:geralt) 3、数字经济市场需求加速激增,未来5年60万亿市场待掘金 当前,市场需求激增、新经济趋于活跃、产业蓄势待发,但疫情影响犹存,朝向数字化、智能化的路径发展成为企业转危为安的关键,5G、人工智能、大数据等新技术的赋能,也在加码各行业企业破局创新、逆势突围、转型升级。未来五年是数字经济步入高质量发展阶段的关键时期,数字经济仍将保持较为快速和稳定的增长,到2025年数字经济规模可以达到60万亿元。AI、5G、工业互联网将三足鼎立支撑数字经济发展,到2030年,AI将为全球GDP贡献13万亿美元。在全球AI产业发展的大潮下,我国5G商用为AI产业的落地提供了更多的可能,根据国务院印发的《新一代人工智能发展规划》,2020年人工智能核心产业规模将超过1500亿元,带动相关产业规模超过1万亿元。 (图片来自pixabay图库,作者:geralt) 4、助力建设数字经济产业集聚,促进数字经济系统技术、应用、商业模式创新 人才培养、技术攻关、应用、商业模式是全世界面临的数字经济发展的关键问题。此次打造的顶尖学术盛会,一方面促进业内学术交流,帮助政府、商企、人才、科研机构搭建有效的沟通桥梁,多方促进产业发展;另一方面,大会通过对全世界范围的人才聚拢与交流,进一步扩大数字经济领域相关人才与技术的影响力与知名度,促进全国产业与高新技术之间的相互融合与创新。 10月28日我们期待您的到来,相聚深圳,共享数字经济行业盛会! 会议详细信息请阅读OFweek维科网专题“2020中国国际数字经济大会”:https://www.ofweek.com/seminar/2020/dec/ 大会报名 点击“链接”或扫描下方二维码报名,亲临现场与行业精英面对面交流,了解行业真实现状与最新风向。 往期活动现场 欲了解更多信息,可通过如下方式联系我们: 商务合作 Tel:400 996 2228 参展及会议赞助 陈小姐 Tel:150 1365 8036 Email:chenchuyun@ofweek.com 媒体合作 邓小姐 Tel:+86-755-83279360-183 Email:dengziyin@ofweek.com 关于OFweek维科网 高科技行业门户OFweek维科网,现拥有会员1,000万余名,OFweek各行业网站及时报道行业动态,行业大事件,深入跟进行业热点,提供行业会员全面的资讯、技术和管理资源,举办各类线下、线上行业活动,并为高科技行业企业提供内容、品牌推广、会议展览、产业研究、产城服务、政企服务、产业基金、科技成果交易、培训、人才猎头、电商等整体和专业的服务。

    时间:2020-09-29 关键词: 物联网 云计算 人工智能 集成电路

  • 一文了解中间总线结构

    一文了解中间总线结构

    电源管理技术大约在五年前便进入一个转折点,这是从系统设计的角度来看的。对于台式的电信及数据通信设备来说,利用风扇散热的散热方式已到了成效无法进一步突破的极限。 这些年来通信设备的带宽不断提高,信息内容也越来越多样化,但仍然无法满足广大用户的要求。用户的要求越高,通信设备便要加设更多数字信号处理器、现场可编程门阵列以及数字特殊应用集成电路,以致负载数目越来越多,加上负载本身也越趋复杂,令传统的电源分配结构无法满足新功能的供电要求。图1所示的传统式电源分配结构采用已隔离的多输出模块式直流/直流转换器(砖块),而且每张插卡分别设有自己的转换器。这个结构的每一负载电流都相当高,令每一转换器砖块与每一负载点之间的个人电脑电路板线迹出现IR压降,导致电压极不稳定。 解决办法是将隔离屏障、降压及负载点稳压分为两个不同的转换级,以取代多输出转换器砖块。这个结构上的改变(参看图2)也有其本身的问题要解决;例如,每一转换级必须占用不超过原有解决方案体积的一半空间,而且整体来说串行组合也必须能够发挥更高的效率。 这个结构一般采用成本较低而稳压效果较差的初级转换级执行绝缘及降压功能,而负载点附近则另有效率较高的高精度次级转换级。这个初级转换级称为中间总线转换器(IBC)。一般来说,中间总线转换器会为变压器设定“伏×秒”这个恒定乘积,以稳定线路电压,但负载点稳压的效果一般都差强人意,电压波幅一般约为±10%。 整个稳压过程通常就在初级线圈内完成,初级线圈更负责监控由初级线圈按照匝数比反射至辅助线圈的输出电压。系统启动后,辅助线圈也会为初级线圈控制电路、驱动电路及稳压电路提供供电。相比之下,设于负载点的稳压器可以为负载提供极稳定的稳压效果,电压波幅一般不会超过±1%,而且不用隔离。电信系统的初级线圈电源分配总线都在-36至-72伏的电压范围内操作,而数据通信设备的总线则在+43至53伏的电压范围内操作。中间总线的操作电压通常介于8至14伏之间。 电源分配结构出现这样重大的改变之后,集成电路、稳压器及模块式直流/直流转换器也受其影响而飞速发展。最近业界更积极讨论为负载点稳压器制定一个业内标准。 目前业界已成立了三个联盟组织(电源分配开放式标准联盟(DOSA)、负载点联盟(POLA)以及电源制造商商会(PSMA)的板上贴装电源(BMPS)计划,努力为封装及接口制定通用的业界标准。这个发展也导致供应链出现微妙的变化,部分供应商开始推出与以往不同的产品。例如,半导体制造商开始生产模块式功率转换器,而电源供应器制造商开始自行设计硅片并在这个基础上推出采用CSP封装的稳压器。 图:中间总线结构每一转换级的体积必须不可超过原有解决方案体积的一半

    时间:2020-09-28 关键词: 稳压器 电源 中间总线结构 集成电路

  • 芯片级拆解:世界第一颗FPGA

    作者:Ken Shirriff 现场可编程门阵列(FPGA)可以实现任意数字逻辑,从微处理器到视频生成器或加密矿机,一应俱全。FPGA由许多逻辑模块组成,每个逻辑模块通常由触发器和逻辑功能以及连接逻辑模块的路由网络组成。FPGA的特殊之处在于它是可编程的硬件:您可以重新定义每个逻辑块及其之间的连接,用来构建复杂的数字电路,而无需物理上连接各个门和触发器,也不必花费设计专用集成电路的费用。  内部裸片显微照片  FPGA是由Ross Freeman发明的,他在1984年共同创立了Xilinx,并推出了第一款FPGA--XC2064。这种FPGA比现代FPGA简单得多,它只包含64个逻辑块,而现代FPGA中的逻辑块有几千个或数百万个,但它导致了目前价值数十亿美元的FPGA产业。由于其重要性,XC2064被列入芯片名人堂。在这篇博文中,我们对Xilinx的XC2064进行了逆向工程,解释了它的内部电路(上图)以及 "比特流 "是如何对它进行编程的。 Xilinx XC2064是第一款FPGA芯片 如今,FPGA是采用Verilog或VHDL之类的硬件描述语言编程的,但是当时Xilinx提供了他们自己的开发软件XACT,运行再MS-DOS操作系统之下,价格高达12,000美元。XACT自然无法与现在的FPGA开发工具相比,XACT通过用户定义了每个逻辑块的功能(如下面的屏截图所示)以及逻辑块之间的连接,对连接进行布线连接,并生成可加载到FPGA中的比特流文件。 XACT的屏幕截图。两个查找表F和G在屏幕底部实现逻辑运算,上面部分显示该逻辑的卡诺图。 通过位流(具有专有格式的位序列)配置FPGA。如果您查看XC2064的比特流(如下所示),那是令人费解的混合模式,这些模式不规则地重复,并散布在比特流中。XACT中的功能定义与位流中的数据之间没有明确的联系。但是,研究FPGA的物理电路可以揭示比特流数据的结构,并且可以理解。 通过位流(具有专有格式的位序列)配置FPGA。如果您查看XC2064的比特流(如下所示),那是令人费解的混合模式,这些模式不规则地重复,并散布在比特流中。XACT中的函数定义与位流中的数据之间没有明确的联系。但是,研究FPGA的物理电路可以揭示比特流数据的结构,并且可以理解。 1 FPGA如何工作? 下图来自原始 FPGA 专利,显示了 FPGA 的基本结构。在此简化的 FPGA 中,有 9 个逻辑块(蓝色)和 12 个 I/O 引脚。互连网络将组件连接在一起。通过设置互连上的开关(对角线),逻辑块相互连接并连接到 I/O 引脚。每个逻辑元素都可以使用所需的逻辑功能进行编程。其结果是一个高度可编程的芯片,可以实现任何适合可用的电路。  FPGA专利显示通过互连连接的逻辑块(LE) 2 CLB:可配置逻辑块 虽然上图显示了九个可配置逻辑块(CLB),但 XC2064 有 64 个 CLB。下图显示了每个 CLB 的结构。每个 CLB 有四个输入(A、B、C、D)和两个输出(X 和 Y)。两者之间是组合逻辑,可以使用任何所需的逻辑功能进行编程。CLB 还包含一个触发器,允许 FPGA 实现计数器、移位寄存器、状态机和其他有状态电路。梯形是多路复用器,可以编程通过其任何输入。多路复用器允许为特定任务配置 CLB,为触发器控件和输出选择所需的信号。   XC2064 中的可配置逻辑块 您可能想知道组合逻辑如何实现任意逻辑功能。它会采用与门、或门、异或门等逻辑吗?不,它使用一种称为查找表(LUT)的巧妙技巧,实际上它包含的是逻辑功能的真值表。例如,三个变量的功能由其真值表中的 8 行定义。LUT 由 8 位内存以及多路复用电路组成,以选择正确的值。通过将值存储在这 8 位内存中,可以实现任何 3 输入逻辑功能。  3 互连 FPGA的第二个关键部分是互连,可以对其进行编程以不同方式连接CLB。互连相当复杂,但是粗略的描述是每个CLB之间有几个水平和垂直线段。CLB互连点允许在水平线和垂直线之间建立连接,从而可以创建任意路径。更复杂的连接通过“交换矩阵”(switchmatrices)完成。每个开关矩阵都有8个引脚,可以(几乎)任意方式将它们连接在一起。下图显示了XC2064的互连结构,提供了到逻辑块(青色)和I / O引脚(黄色)的连接。该图显示了路由功能的特写。绿色框是8针开关矩阵,而小方块是可编程的互连点。 XC2064 FPGA具有一个8 x 8的CLB网格 每个CLB都有从AA到HH的字母名称。互连可以将例如块DC的输出连接到块DE的输入,如下所示。红线表示路由路径,红色小方块表示已激活的路由点。离开模块DC后,信号由第一个路由点定向到8针开关(绿色),该信号将其引导到另外两个路由点和另一个8针开关。(未显示未使用的垂直和水平路径。)请注意,布线相当复杂;即使是这条短路径,也使用了四个路由点和两个开关。 从块DC的输出路由到块DE的信号示例 下面的屏幕截图显示了 XACT 程序中的路由外观。黄线指示逻辑块之间的路由。随着信号的加入,挑战在于如何有效地路由而不使路径发生冲突。XACT 软件包执行自动路由,但也可以手动编辑路由。 XACT 程序的屏幕截图。此 MS-DOS 程序通过键盘和鼠标进行控制。 4 Implementation 本文的其余部分讨论了XC2064的内部电路,从裸片照片中的反向工程。  下图显示了XC2064芯片的布局。FPGA的主要部分是8×8的网格。每个图块包含一个逻辑块和相邻的路由电路。尽管图片显示将逻辑块(CLB)显示为与围绕它们的路由不同的实体,但这并不是  FPGA的实现方式。取而代之的是,每个逻辑块和相邻路由都实现为单个实体,即图块。(具体来说,图块包括每个CLB上方和左侧的路由。) XC2064芯片的布局 I/O模块围绕集成电路的边缘提供与外界的通信。它们连接到小的绿色方形焊盘,该焊盘连接到芯片的外部引脚。裸片被缓冲区(绿色)划分:两个垂直和两个水平。这些缓冲器可放大在电路中传播很长距离的信号,从而减少延迟。垂直移位寄存器(粉红色)和水平列选择电路(蓝色)用于将比特流加载到芯片中,如下所述。 5 Tile的内部结构 下图显示了XC2064中单个Tile的布局;如上图所示,该芯片包含64个这样的Tile挤在一起。每个Tile约有40%的面积被保存配置位的内存单元(绿色)所占据。顶部三分之一处通过两个交换矩阵和许多单独的路由交换处理互连路由,下面是逻辑块。逻辑块的关键部分是输入的多路复用器、触发器和查找表(LUT)。每个块通过垂直和水平布线连接到相邻的块,以实现互连,电源和接地。配置数据位被水平地馈送到存储单元,而垂直信号选择要加载的存储单元的特定列。 5 晶体管 FPGA由CMOS逻辑实现,该逻辑由NMOS和PMOS晶体管构建。晶体管在FPGA中具有两个主要作用。首先,可以将它们组合以形成逻辑门。其次,晶体管被用作信号通过的开关,例如以控制路由。在此作用下,该晶体管称为传输晶体管。 MOSFET的结构 下面的裸片照片特写显示了在显微镜下晶体管的外观。多晶硅栅极是两个掺杂硅区域之间的蛇形线。 FPGA中的MOSFET 6 比特流和配置存储 XC2064 中的配置信息存储在配置内存单元中。FPGA 的内存不是使用 RAM 块进行存储,而是分布在 160×71 网格中的芯片上,确保每个位都位于它控制电路旁边。下图显示了配置比特流如何加载到 FPGA 中。比特流被送入从芯片中心(粉红色)向下运行的移位寄存器中。将 71 位加载到移位寄存器中后,列选择电路(蓝色)将选择特定的内存列,并并行加载到此列中。然后,将接下来的 71 位加载到移位寄存器中,左侧的下一列将成为所选列。此过程将重复 FPGA 的所有 160 列,将整个比特流加载到芯片中。使用移位寄存器可避免大量内存寻址电路。 比特流如何加载到 FPGA 中 重要的是,比特流的分布与文件中的分布完全相同:比特流文件中的比特布局与芯片上的物理布局匹配。如下所示,每个位都存储在FPGA控制电路的旁边。因此,比特流文件格式直接由硬件电路的布局确定。例如,当由于缓冲电路而在FPGA切片之间存在间隙时,相同的间隙会出现在位流中。比特流的内容不是围绕字段,数据表或配置块之类的软件概念来设计的。了解比特流取决于从硬件角度而非软件角度进行思考。如下所示实现配置存储器的每一位。每个存储单元均包含两个以环路连接的反相器。该电路具有两个稳定状态,因此可以存储一个位:顶部反相器为1,底部反相器为0,反之亦然。为了写入该单元,左侧的传输晶体管被激活,使数据信号通过。数据线上的信号只会使逆变器过载,从而写入所需的位。(您也可以使用相同的路径从FPGA中读取配置数据。)Q和反相Q输出控制FPGA中所需的功能,例如关闭路由连接,为查找表提供位,或控制锁存器电路。(在大多数情况下,仅使用Q输出。) 从数据表中显示一个位配置内存的示意图。Q 是输出,Q 是倒置输出。 下图显示了存储单元的物理布局。左图显示了八个存储单元,其中一个单元高亮显示。每条水平数据线馈入该行中的所有存储单元。每列选择行选择该列中的所有存储单元以进行写入。中间照片放大了一个存储单元的硅和多晶硅晶体管。 7 查找表多路复用器 如前所述,FPGA通过使用查找表来实现任意逻辑功能。下图显示了如何在XC2064中实现查找表。左侧的八个值存储在八个存储单元中。四个多路复用器根据A 输入值选择每对值中的一个  。如果  A 为0,则选择最高值;如果  A 为1,则选择最低值。接下来,较大的多路复用器根据B 和  选择四个值之一  C。在这种情况下,结果是所需的值  A XOR B XOR C。通过在查找表中放置不同的值,可以根据需要更改逻辑功能。 使用查找表实现 XOR 每个多路复用器都是通过晶体管来实现的。根据控制信号,其中一个传递晶体管被激活,将该输入传递到输出。下图显示了LUT电路的一部分,多路复用了其中的两个比特。右边是两个存储器单元。每一个比特都要经过一个反相器进行放大,然后经过中间的多路复用器的传递晶体管,选择其中的一个比特。 LUT实现中的电路特写  8 锁存器 每个CLB包含一个触发器,允许FPGA实现锁存器,状态机和其他有状态电路。下图显示了触发器的实现。它使用主/辅助设计。当时钟为低电平时,第一个多路复用器让数据进入主锁存器。当时钟变高时,多路复用器关闭第一个锁存器的环路,并保持该值。(该位通过“或”门,“与非”门和反相器两次反转,因此保持不变。)同时,当时钟变高时,辅助锁存器的多路复用器从第一个锁存器接收该位(请注意,时钟已反转)。该值成为触发器的输出。当时钟变低时,次级的多路复用器关闭环路,从而锁存该位。因此,触发器是边缘敏感的,在时钟的上升沿锁存该值。置位和复位线强制触发器为高电平或低电平。 触发器的实现,箭头指出了第一个多路复用器和两个OR-NAND门 9 8-pin 交换矩阵 交换矩阵是一个重要的路由元件。每个开关有八个"引脚"(每侧两个),几乎可以连接任意引脚组合在一起。这允许信号比单个路由节点更灵活地转动、拆分或交叉。下图显示了四个 CLB (cyan)之间的路由网络的一部分。交换矩阵(绿色)可与右侧连接的任意组合连接。请注意,每个引脚可以连接到其他 7 个引脚中的 5 个。例如,引脚 1 可以连接到引脚 3,但无法连接到引脚 2 或 4。这使得矩阵几乎是一个横栏,有20个潜在的连接,而不是28个。 基于Xilinx 可编程门阵列数据手册,图7b 开关矩阵由一排传输晶体管实现,该传输晶体管由上方和下方的存储单元控制。晶体管的两侧是可以通过该晶体管连接的两个开关矩阵引脚。因此,每个开关矩阵具有20个相关联的控制位。 每个图块两个矩阵产生每个图块40个控制位的矩阵。下图显示了其中一个存储单元,该存储单元连接到下面的传输晶体管的长弯曲栅极。该晶体管控制引脚5和引脚1之间的连接。 因此,与该存储单元相对应的位流中的位控制引脚5和引脚1之间的开关连接。同样,其他存储单元及其相关晶体管控制其他开关连接。请注意,这些连接的顺序不遵循特定的模式。因此,位流位和开关引脚之间的映射是随机的。 10 输入路由 CLB的输入在位流中使用不同的编码方案,这由硬件实现方式解释。在下图中,八个圆圈的节点是CLB框DD的潜在输入。 最多只能将一个节点配置为输入,因为将两个信号连接到同一输入将使它们短路。使用多路复用器选择所需的输入。一个简单的解决方案是使用8路多路复用器,其中3个控制位选择8个信号之一。另一个简单的解决方案是使用8个通过晶体管,每个晶体管都有自己的控制信号,其中一个选择所需的信号。但是,FPGA使用一种混合方法,该方法避免了第一种方法的解码硬件,但使用了5个控制信号,而不是第二种方法所需的8个控制信号。 FPGA使用多路复用器选择八个输入之一 上面的示意图显示了FPGA中使用的两级多路复用器方法。在第一阶段,控制信号之一被激活。第二阶段从顶部或底部选择信号作为输出。例如,假设控制信号  B/F 发送到第一级,“ ABCD”发送到第二级;输入B是唯一将传递到输出的B。因此,选择八个输入之一需要在比特流中使用5位,并使用5个存储单元。 11 结论 XC2064使用各种高度优化的电路来实现其逻辑块和路由。该电路需要紧凑的布局,以适合芯片。即使这样,XC2064还是一个非常大的芯片,比当时的微处理器还大,因此一开始很难制造,而且要花费数百美元。与现代FPGA相比,XC2064的单元数量非常少,但是即使如此,它也引发了革命性的新产品线。 了解XC2064比特流的关键是两个概念。首先,FPGA由64个块组成,这些块是将逻辑块和路由结合在一起的重复块。尽管FPGA被描述为具有被路由包围的逻辑块,但这并不是实现它们的方式。 第二个概念是,比特流中没有抽象。它直接映射到FPGA的二维布局中。因此,只有考虑FPGA的物理布局,比特流才有意义。 -End- 本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-28 关键词: 芯片 集成电路

  • 如何判断电路中的IC是在工作?

    如何准确判断电路中集成电路IC的是否工作,是好是坏是修理电视、音响、录像设备的一个重要内容,判断不准,往往花大力气换上新集成电路而故障依然存在,所以要对集成电路作出正确判断。 1、首先要掌握该电路中IC的用途、内部结构原理、主要电特性等,必要时还要分析内部电原理图。除了这些,如果再有各引脚对地直流电压、波形、对地正反向直流电阻值,那么,对检查前判断提供了更有利条件;2、然后按故障现象判断其部位,再按部位查找故障元件。有时需要多种判断方法去证明该器件是否确属损坏。3、一般对电路中IC的检查判断方法有两种:一是不在线判断,即电路中IC未焊入印刷电路板的判断。这种方法在没有专用仪器设备的情况下,要确定该电路中IC的质量好坏是很困难的,一般情况下可用直流电阻法测量各引脚对应于接地脚间的正反向电阻值,并和完好集成电路进行比较,也可以采用替换法把可疑的集成电路插到正常设备同型号集成电路的位置上来确定其好坏。当然有条件可利用集成电路测试仪对主要参数进行定量检验,这样使用就更有保证。还有在线检查判断,即集成电路连接在印刷电路板上的判断方法。在线判断是检修集成电路在电视、音响、录像设备中最实用的方法。以下分几种情况进行阐述:1、直流工作电压测量法: 主要是测出各引脚对地的直流工作电压值;然后与标称值相比较,依此来判断集成电路的好坏。用电压测量法来判断集成电路的好坏是检修中最常采用的方法之一,但要注意区别非故障性的电压误差。测量集成电路各引脚的直流工作电压时,如遇到个别引脚的电压与原理图或维修技术资料中所标电压值不符,不要急于断定集成电路已损坏,应该先排除以下几个因素后再确定。1)所提供的标称电压是否可靠,因为有一些说明书,原理图等资料上所标的数值与实际电压有较大差别,有时甚至是错误的。此时,应多找一些有关资料进行对照,必要时分析内部原理图与外围电路再进行理论上的计算或估算来证明电压是否有误。2)要区别所提供的标称电压的性质,其电压是属哪种工作状态的电压。因为集成块的个别引脚随着注入信号的不同而明显变化,所以此时可改变波段或录放开关的位置,再观察电压是否正常。如后者为正常,则说明标称电压属某种工作电压,而这工作电压又是指在某一特定的条件下而言,即测试的工作状态不同,所测电压也不一样。3)要注意由于外围电路可变元件引起的引脚电压变化。当测量出的电压与标称电压不符时可能因为个别引脚或与该引脚相关的外围电路,连接的是一个阻值可变的电位器或者是开关(如音量电位器、亮度、对比度、录像、快进、快倒、录放开关、音频调幅开关等)。这些电位器和开关所处的位置不同,引脚电压会有明显不同,所以当出现某一引脚电压不符时,要考虑引脚或与该引脚相关联的电位器和开关的位置变化,可旋动或拔动开头看引脚电压能否在标称值附近。4)要防止由于测量造成的误差。由于万用表表头内阻不同或不同直流电压档会造成误差。一般原理上所标的直流电压都以测试仪表的内阻大于20KΩ/V进行测试的。内阻小于20KΩ/V的万用表进行测试时,将会使被测结果低于原来所标的电压。另外,还应注意不同电压档上所测的电压会有差别,尤其用大量程档,读数偏差影响更显著。5)当测得某一引脚电压与正常值不符时,应根据该引脚电压对IC正常工作有无重要影响以及其他引脚电压的相应变化进行分析,才能判断IC的好坏。6) 若IC各引脚电压正常,则一般认为IC正常;若IC部分引脚电压异常,则应从偏离正常值最大处入手,进口泵检查外围元件有无故障,若无故障,则IC很可能损坏。7)对于动态接收装置,如电视机,在有无信号时,IC各引脚电压是不同的。如发现引脚电压不该变化的反而变化大,该随信号大小和可调元件不同位置而变化的反而不变化,就可确定IC损坏。8)对于多种工作方式的装置,如录像机,在不同工作方式下,IC各引脚电压也是不同的。以上几点就是在电路中IC没有故障的情况下,由于某种原因而使所测结果与标称值不同,所以总的来说,在进行集成块直流电压或直流电阻测试时要规定一个测试条件,尤其是要作为实测经验数据记录时更要注意这一点。通常把各电位器旋到机械中间位置,信号源采用一定场强下的标准信号,当然,如能再记录各功能开关位置,那就更有代表性。如果排除以上几个因素后,所测的个别引脚电压还是不符标称值时,需进一步分析原因,但不外乎两种可能。一是集成电路本身故障引起;二是集成块外围电路造成。分辨出这两种故障源,也是修理集成电路家电设备的关键。2、交流工作电压测量法: 为了掌握IC交流信号的变化情况,可以用带有dB插孔的万用表对IC的交流工作电压进行近似测量。检测时万用表置于交流电压挡,正表笔插入dB插孔;对于无dB插孔的万用表,需要在正表笔串接一只0.1~0.5uF隔直电容。该法适用于工作频率比较低的IC,如电视机的视频放大级、场扫描电路等。由于这些电路的固有频率不同,波形不同,所以所测的数据是近似值,或者作为有无。 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧  END  ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 免责声明:本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-28 关键词: ic 集成电路

  • 解决“卡脖子”问题:集成电路等学科招生规模将扩大

    出品 21ic中国电子网 综合自网络 网站:21ic.com 在9月22日教育部新闻发布会上,国家发展改革委社会发展司副司长蔡长华表示: “加强重点急需领域学科专业建设和人才培 养,破解短板弱项 ,有助于增强国际竞争力,提升发展质量。 经济要转型升级,除扩大招生规模外还必须改善规模结构,其中,要加强对集成电路、人工智能、公共卫生等服务国家战略相关学科的招生。 ” 美国近日以「断供」方式陆续制裁中国科技企业,为不再受制,实现产业独立自足,中国计划将发展第三代半导体产业写入「十四五」规划之中,以在2021~2025年间举全国之力从教育、科研、开发、融资、应用等各方面大力支持发展第三代半导体。 不过,中国大陆发展半导体过程中,人才不足一直是一大阻碍。中国半导体行业协会副理事长于燮康在2019年5月的世界半导体大会曾指出,大陆半导体产业的人才缺口高达30万。 蔡长华在会上指出,在「十三五」期间,发改委已实施「教育现代化推进工程」,将高等教育特别是研究生教育作为重点支持方向,设立了中央高校「双一流」建设、中西部高校基础能力建设、自主创新能力建设等专项,基本涵盖展开研究生教育的主要高校。 蔡长华指出,未来要面向经济转型升级,改善招生规模结构。一方面,要稳步扩大规模,研究生招生规模将从2016年的约80万人增加到2020年的110万人左右,高层次人才能有效支撑高质量发展。 另一方面,要积极改善招生结构,将主要增加数学、物理、化学、生物等基础学科的招生,加强集成电路、人工智能、公共卫生等服务国家战略、社会民生急需领域相关学科招生基础。 此外,蔡长华还表示,要深化产学融合,推动培养模式改革,发改委将以深化产学融合为突破口,加强学科专业与行业企业、区域发展的对接联动,在集成电路等领域建设一批国家产学融合创新平台,加大创新型应用型人才培养。 蔡长华明确要面向国家重大需求,培养高层次人才。要以世界科技前沿为中心,实施关键领域急需高层次人才培养专项,统筹一流学科、一流师资和一流平台资源,加快培养紧缺人才,为解决「卡脖子」问题和科技创新作出贡献。 -END- 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-28 关键词: 人工智能 集成电路

  • 云部落携手峰瑞资本,打造投孵联动产业新模式

    云部落携手峰瑞资本,打造投孵联动产业新模式

    9月25日下午,国内领先的创新型产业投孵服务集成商云部落携手国内顶尖创投机构峰瑞资本,在上海市张江科学城国际创新港成功举办“芯未来 创无界”集成电路产业创新发展论坛。论坛围绕发展趋势、国产替代、技术创新等中国集成电路产业焦点问题,展开智慧碰撞,展示前沿成果。 浦东科创集团总经理朱云、峰瑞资本创始合伙人李丰、长风汇信董事总经理张炜、国盛资本董事总经理(MD)顾卫平、华胥资本合伙人施小虎、大港股份副总经理耿逸等嘉宾莅临活动现场。复旦大学微电子学院、上海智能产业创新研究院和众多集成电路相关企业代表出席了本次论坛。 浦东科创集团总经理朱云表示,此次云部落与峰瑞资本、长风汇信强强联手,更是标志着云部落在投资和集成电路产业生态建设上向着更高的标准迈进了一大步,同时也希望云部落继续发挥投孵联动的“磁场效应”,为浦东集成电路产业注入更多新的活力,也期望越来越多集成电路创新资源落地浦东,推动浦东集成电路产业的进一步集聚与发展。 此次论坛吸引了众多行业大咖以及集成电路企业积极参与。峰瑞资本创始合伙人李丰、长风汇信董事总经理张炜分别围绕“技术创新与投资的发展趋势”、“国产替代的生态体系”作主题演讲。来自国盛资本、大港股份、华胥资本、复旦大学微电子学院等机构的行业重磅嘉宾围绕“2020,无人不投集成电路”、“国产替代加速,集成电路创业的机会有多大?”等主题展开圆桌讨论,从集成电路产业投资、技术创新、创业机会等不同维度进行交流与解读。 活动现场,云部落分别与峰瑞资本及上海本土资深股权投资基金长风汇信签署战略合作协议。云部落自2016年起就着手布局集成电路产业,近两年更是积极向产业投孵平台转型,不断建设完善自身投资体系的同时更是加码集成电路产业,参与投资了智能芯片IC龙头企业北京智芯微电子、投资并孵化了3D感测领域的初创企业小瞳智能等新兴企业。 此次通过与两大顶尖投资机构合作,进一步强化产业资源共享与整合,快速夯实投资-孵化的高效合作模式,以投资驱动孵化,以孵化⽀持投资,形成双螺旋驱动的反馈机制,造就指数级孵化效应。同时,此次合作也将进一步完善云部落的投融资支持体系,推动持续打造投孵一体、投孵联动的健康发展生态。 论坛还为被评选为云部落集成电路产业“孵化之星”的小瞳智能、眸芯科技、驭矩信息科技、旋智电子科技、麦信数据科技、镕铭半导体等6家企业颁授了奖杯。 本次论坛吸引了新民晚报、解放日报、第一财经、张江头条等多家主流媒体及行业媒体深度聚焦,共计八万余人次观看了线上直播。

    时间:2020-09-27 关键词: 芯片 集成电路

  • 5G智联世界,用芯构造未来

    5G智联世界,用芯构造未来

    5G智联世界,用“芯”构造未来!由中国通信学会、中国半导体行业协会、无锡市人民政府指导,中国通信学会集成电路委员会、中国半导体行业协会集成电路设计分会共同主办的第十八届中国通信集成电路技术应用研讨会暨2020无锡集成电路创新峰会〔CCIC 2020〕于9月24-25日在无锡新湖铂尔曼酒店成功举办。会议得到了中国集成电路设计创新联盟、无锡市工业和信息化局、无锡国家高新技术产业开发区管理委员会等相关单位的鼎力支持,来自各级政府、行业协会、学会、集成电路和通信领域四百多位专家和企业代表莅临参会。 无锡是我国微电子产业发祥地和国家微电子工业“南方基地”,被誉为国家微电子的“黄埔军校”和“人才摇篮”。无锡高新区国家“芯火”双创基地是2016年工信部批复建设的10个“芯火”双创基地之一,还建有国家集成电路特色工艺及封装测试创新中心,为集成电路产业创新发展注入了新的动能。截至2019年底,无锡高新区集成电路产业集聚企业超过250家,从业人员超过6万人,销售总收入达到860亿元,占无锡市总规模的四分之三,占全国集成电路产业销售的十分之一,已经成为销售规模位居全国第二的集成电路产业高地。 此次会议旨在更好地落实国家关于集成电路发展的相关规划和政策,充分发挥行业学会的桥梁纽带作用,更好地推动我国集成电路的自主创新和产学研用协调发展。本次会议紧扣集成电路的核心技术和创新应用,重点关注集成电路设计和工艺,5G通信、物联网等新型技术和产业应用,有幸邀请到许院士和业界的知名专家和企业家与会分享及研讨。 高规格开幕式举行、产业基金签约、“芯火”双创基地揭牌 开幕式由中国通信学会集成电路委员会主任委员刘迪军主持。中国通信学会副秘书长文剑,中国半导体行业协会集成电路设计分会理事长魏少军(视频形式),无锡市副市长、高新区党工委书记、新吴区委书记蒋敏,江苏省工业和信息化厅副厅长池宇,工信部电子信息司副司长董小平热情致辞后,先后举行了无锡集成电路设计产业投资基金签约仪式和无锡国家“芯火”双创(平台)基地揭牌仪式,会议见证了董小平副司长、池宇副厅长、蒋敏副市长、封晓春区长、李剑澄处长、朱晓红副区长、左保春副局长、侯海峰董事长共同启动无锡国家“芯火”双创基地的时刻。 无锡国家“芯火”双创(平台)基地揭牌仪式举行 其他与会的主要领导、嘉宾有中国工程院院士许居衍,江苏省工业和信息化厅电子信息产业处处长李剑澄,无锡高新区党工委委员、新吴区委常委、党政办公室主任匡辉,无锡高新区管委会副主任、新吴区副区长朱晓红,无锡市工业和信息化局副局长左保春,江苏省工业和信息化厅电子信息产业处副调研员郭晓劲,无锡市金融投资有限责任公司董事长侯海峰,江苏省产研院智能集成电路设计技术研究所所长樊晓华等。 高峰论坛 简短而又不失隆重的开幕式后,两院院士、国内IC行业龙头、资深专家和一线外企开启了本届会议最重量级的行业资讯盛宴。中国工程院院士、中国电子科技集团公司第五十八研究所名誉所长许居衍向大会做了“从技术走向应用看后摩尔时代的创新”的主题报告,报告中向大家详细介绍硅微电子技术生命曲线和架构创新的方向——从单核到多核,从同构到异构,从异构到专用,从专用复归通用。中国工程院院士、国家数字交换系统工程技术研究中心主任邬江兴因临时紧急任务未能亲临现场,简短的视频贺电后,由国家数字交换系统工程技术研究中心副主任刘勤让代为发表“SDSOW赋能新一代信息基础设施”的精彩演讲。刘勤让认为新基建一定要新瓶装新酒,要有新技术赋能,并表达了半导体的未来是软件定义芯片的前瞻性观点。中国信息通信科技集团有限公司副总经理、专家委主任,无线移动通信国家重点实验室主任陈山枝以视频讲演的形式透视了“C-V2X车联网技术与产业发展趋势”。 高峰论坛许居衍院士演讲 北京楚星融智咨询有限公司创始人、清华大学客座教授、国资委“做优做强央企、培育企业一流研发能力”项目负责人周辉带来“提升商业模式和任职资格,确保芯片企业可持续成长”的主题演讲,提出了IC产业的七个层级,并建议先以芯片为核心做板卡,做单机、整机,第二步才是把整机、单机结合起来。测试仪器领导者是德科技大中华区无线市场经理白瑛就“5G/B5G商用市场进展及关键技术”做演讲报告。白瑛表示,进入2020年甚至是未来十年,5G网络将会全面覆盖人们的生活,同时他对今后可能出现的6G网络进行展望。AWS半导体及高科技电子行业发展总监周宇做了“亚马逊AWS云计算赋能IC设计和制造实践分享”,介绍了作为云计算厂商的引导者,亚马逊资深的创新实践和产业生态构建的经验,认为在芯片架构上最优的方式是建立本地和云端的混合架构体系。高通中国区标准部负责人李俨带来了“实现毫米波移动化,释放5G全部潜能”主题演讲,介绍了毫米波的优势和挑战,通过空间的分辨率不同方向获得不同的波径,针对传统毫米波覆盖不全的局限性,5G毫米波适合于各种室内外场景,如场馆部署、地铁站部署等。最后,紫光展锐中央研究院副总裁潘振岗以“无芯片,不通信”为主题,简要回顾了半导体制程演进的“五十载”,提出万物互联将为制造、为生活带来更多可能。 5G与AIoT专场 9月24日午后,“5G与AIoT专场”和“创新中国芯专场”两个分论坛同步举行,论坛由中国通信学会集成电路专委会副主任委员、北京邮电大学科学技术发展研究院常务副院长邓中亮主持。来自复旦大学、南京大学、江南大学、西安交通大学和中科院EDA中心的微电子院校专家和来自新思、宜特、芯华章、Tower Semiconductor及无锡士康通讯的企业代表分别在可穿戴和可植入医疗设备、深度神经网络、5G SoC、射频与毫米波芯片、物联网处理平台、低功耗设计、DPA先进封装、EDA开源软件、AI算法等领域的技术和应用的重点、难点、痛点,需要实现的突破和面临的挑战给出了各自的答案。 5G与AIoT专场演讲嘉宾 复旦大学的徐佳伟分享了关于低功耗健康医疗芯片的经验和想法,提出了医疗设备的四个趋势:小型化,高精度,多参数融合诊断和智能化。南京大学微电子学院副院长王中风关注了关于稀疏神经网络的处理器。新思科技解决方案事业部高级技术经理王迎春着重关注“解决5G新需求下SoC设计的挑战”。宜特(上海)检测技术有限公司失效分析工程处处长陈清珑演讲的主题是“DPA在先进封装的应用与挑战”。 芯华章科技运营副总裁傅强解读了以“EDA开源助力产业突破”的行业未来。江南大学物联网工程学院电子工程系主任梁海莲,介绍了江南大学在“5G时代新工艺IC的ESD 解决方案”的研究经验和成果。Tower Semiconductor销售总监方大晟分享了公司的特种工艺。无锡士康通讯技术有限公司总裁施钟鸣带来了士康的毫米波芯片及模块。中科院EDA中心主任陈岚介绍了“智能物联网处理器平台”需要的全新架构。 创新“中国芯”专场 “创新中国芯专场”作为今年CCIC年会的特色专题,特邀到10位国内IC设计代表企业的CEO介绍各自的企业发展与创新成果,并结合当前国际环境,探讨我国集成电路如何以市场为导向,以应用为抓手,推动国内IC自主创新,国产半导体行业融合发展。会议由中国半导体行业协会集成电路设计分会副秘书长,江苏省产研院智能集成电路设计技术研究所所长樊晓华主持,时擎智能、北京知存、合肥大唐存储、无锡华大国奇、思特威、广州万协通、Arm中国、深圳市中兴微电子、无锡中感微电子和深圳优矽科技共10家企业带来了各自的创新产品和解决方案。 创新“中国芯”专场演讲嘉宾 时擎智能科技(上海)有限公司创始人兼CEO蒋寿美带来“基于RISC-V的边缘智能处理器和芯片”主题演讲。蒋寿美介绍了边缘侧芯片智能化发展趋势并从技术、商业等层面说明了RISC-V适合边缘智能芯片的原因。蒋寿美还介绍了AT1000系列边缘智能计算芯片,语音芯片系列产品的优势。北京知存科技有限公司CEO王绍迪带来“边缘存算一体人工智能芯片”主题演讲,介绍了AI技术应用的发展,讲解了AI“内存墙”的问题,对比了冯诺依曼架构和存算一体。合肥大唐存储科技有限公司产品中心总经理范丽芳带来高性能高安全存储控制器芯片DSS510及SSD,介绍了大唐存储的概况。无锡华大国奇科技有限公司CEO谷建余在“5G时代基于异构多核技术的高端芯片定制化设计”主题演讲中讲解了5G时代主要应用领域对芯片的要求和异构多核芯片定制化设计流程及其重要环节。思特威(上海)电子科技有限公司总经理助理陈碧带来“5G智联浪潮下的中国CIS企业的“芯”机遇”主题演讲,介绍了5G时代CMOS图像传感器成为核心部件和思特威科技的核心技术。广州万协通信息技术有限公司CEO 王礼宇带来“视频安全与AI安全”主题演讲。Arm中国产品经理陈江杉带来“赋能智能、互联、安全的IoT应用——安谋中国星辰处理器和山海安全方案”演讲,介绍了PSA平台的安全架构,表达了安谋对中国物联网安全的愿景。深圳市中兴微电子技术有限公司资深规划总监曹常锋在“5G与半导体发展趋势分析”的主题演讲中分享了半导体发展的三大趋势和架构演进的方向。无锡中感微电子股份有限公司董事长兼总经理杨晓东带来“基于蓝牙的音频智能传感网SoC芯片”主题演讲,介绍了音频蓝牙IoT全球市场蓝牙耳机、蓝牙音箱、蓝牙自组网的发展方向。最后,深圳优矽科技有限公司总经理王路业带来“基于eFPGA + RISC-V IP子系统的协同创新开发”主题演讲,讲解了布局布线技术的门为中心、布局为中心、布线为中心的演进,表示要促进更好更快的开放指令生态发展。 “新基建“与“芯”应用专场 9月25日上午,议程核心围绕“新基建与新应用”,会议由中国科学院半导体所吴南健邀请智芯微电子、中科院半导体所、电子科技大学、中国空间技术研究院的专家和企业代表分别围绕人工智能、5G与光通信、卫星定位、卫星互联网与MEMS应用做主题报告和深入交流。 “新基建“与“芯”应用专场演讲嘉宾 北京智芯微电子科技有限公司研发中心副总经理 郑哲带来“人工智能助力电力数字新基建产业升级”主题演讲,从理论技术、业务应用等方面介绍了电力人工智能的特点和其发展现状,以及“云边端一体化”体系中的芯片、模组、设备、算法和相关成功案例。中国科学院半导体所博士生导师祁楠向大家介绍“面向数据中心和5G的高速光通信CMOS集成电路,通过多个案例分析当前单模光通信驱动的电路挑战,表示光电单片集成是其未来发展的方向。台下来宾就CMOS如何降低能耗效率向祁楠进行提问,祁楠回答了关于硅基光单片集成的串扰和尺寸的问题。电子科技大学信息与通信工程学院副研究员肖卓凌以“基于惯性传感的室内外一体化定位系统及应用”为主题介绍了目前位置服务技术的三个定位核心技术——惯性导航、惯性导航为核心的多源数据融合、室内外无缝一体化。台下来宾就惯性导航目前存在的误差及校正方法和蓝牙5.0兼容定位和长隧道环境下的定位技术提问,肖卓凌回答了关于飞行器芯片的相关问题。最后,中国空间技术研究院总体部工程师曹哲带来“卫星互联网通信的发展与宇航级MEMS芯片的应用”主题演讲,向大家介绍卫星互联网技术的国内外发展现状。 5G芯片应用圆桌论坛 当前,5G应用正当时,国内5G建设全面覆盖一线城市。会议还特设“5G芯片应用圆桌讨论”,深圳市中兴微电子技术有限公司资深规划总监曹常峰,江南大学物联网工程学院电子工程系主任梁海莲,紫光展锐中央研究院副总裁潘振岗,电子科技大学信息与通信工程学院副研究员肖卓凌出席本次圆桌论坛。 5G芯片应用圆桌论坛进行中 各位专家就现阶段芯片应用提出自己的见解。台下来宾就各位芯片和5G通讯领域的技术专家就诸多市场和技术以及应用上的疑难问题积极提问,台上各位专家结合当前技术演进趋势给出了专业且极具针对性的解读。最后,几位嘉宾以5G部署和国产芯片的未来表达了各自的美好期望结束了本届峰会的全部议程。

    时间:2020-09-26 关键词: 5G ccic 集成电路

  • 解决“卡脖子”问题:集成电路等学科招生规模将扩大

    解决“卡脖子”问题:集成电路等学科招生规模将扩大

    在9月22日教育部新闻发布会上,国家发展改革委社会发展司副司长蔡长华表示:“加强重点急需领域学科专业建设和人才培养,破解短板弱项,有助于增强国际竞争力,提升发展质量。经济要转型升级,除扩大招生规模外还必须改善规模结构,其中,要加强对集成电路、人工智能、公共卫生等服务国家战略相关学科的招生。” 美国近日以「断供」方式陆续制裁中国科技企业,为不再受制,实现产业独立自足,中国计划将发展第三代半导体产业写入「十四五」规划之中,以在2021~2025年间举全国之力从教育、科研、开发、融资、应用等各方面大力支持发展第三代半导体。 不过,中国大陆发展半导体过程中,人才不足一直是一大阻碍。中国半导体行业协会副理事长于燮康在2019年5月的世界半导体大会曾指出,大陆半导体产业的人才缺口高达30万。 蔡长华在会上指出,在「十三五」期间,发改委已实施「教育现代化推进工程」,将高等教育特别是研究生教育作为重点支持方向,设立了中央高校「双一流」建设、中西部高校基础能力建设、自主创新能力建设等专项,基本涵盖展开研究生教育的主要高校。 蔡长华指出,未来要面向经济转型升级,改善招生规模结构。一方面,要稳步扩大规模,研究生招生规模将从2016年的约80万人增加到2020年的110万人左右,高层次人才能有效支撑高质量发展。 另一方面,要积极改善招生结构,将主要增加数学、物理、化学、生物等基础学科的招生,加强集成电路、人工智能、公共卫生等服务国家战略、社会民生急需领域相关学科招生基础。 此外,蔡长华还表示,要深化产学融合,推动培养模式改革,发改委将以深化产学融合为突破口,加强学科专业与行业企业、区域发展的对接联动,在集成电路等领域建设一批国家产学融合创新平台,加大创新型应用型人才培养。 蔡长华明确要面向国家重大需求,培养高层次人才。要以世界科技前沿为中心,实施关键领域急需高层次人才培养专项,统筹一流学科、一流师资和一流平台资源,加快培养紧缺人才,为解决「卡脖子」问题和科技创新作出贡献。

    时间:2020-09-23 关键词: 学科 集成电路

  • 世界第一颗FPGA芯片级拆解:详述工作原理

    素材来源:EETOP 作者:Ken Shirriff 内部裸片显微照片 如今,FPGA是采用Verilog或VHDL之类的硬件描述语言编程的,但是当时Xilinx提供了他们自己的开发软件XACT,运行再MS-DOS操作系统之下,价格高达12,000美元。XACT自然无法与现在的FPGA开发工具相比,XACT通过用户定义了每个逻辑块的功能(如下面的屏截图所示)以及逻辑块之间的连接,对连接进行布线连接,并生成可加载到FPGA中的比特流文件。 XACT的屏幕截图。两个查找表F和G在屏幕底部实现逻辑运算,上面部分显示该逻辑的卡诺图。 通过位流(具有专有格式的位序列)配置FPGA。如果您查看XC2064的比特流(如下所示),那是令人费解的混合模式,这些模式不规则地重复,并散布在比特流中。XACT中的函数定义与位流中的数据之间没有明确的联系。但是,研究FPGA的物理电路可以揭示比特流数据的结构,并且可以理解。 下图来自原始 FPGA 专利,显示了 FPGA 的基本结构。在此简化的 FPGA 中,有 9 个逻辑块(蓝色)和 12 个 I/O 引脚。互连网络将组件连接在一起。通过设置互连上的开关(对角线),逻辑块相互连接并连接到 I/O 引脚。每个逻辑元素都可以使用所需的逻辑功能进行编程。其结果是一个高度可编程的芯片,可以实现任何适合可用的电路。 FPGA专利显示通过互连连接的逻辑块(LE) XC2064 中的可配置逻辑块 3互连 FPGA的第二个关键部分是互连,可以对其进行编程以不同方式连接CLB。互连相当复杂,但是粗略的描述是每个CLB之间有几个水平和垂直线段。CLB互连点允许在水平线和垂直线之间建立连接,从而可以创建任意路径。更复杂的连接通过“交换矩阵”(switchmatrices)完成。每个开关矩阵都有8个引脚,可以(几乎)任意方式将它们连接在一起。下图显示了XC2064的互连结构,提供了到逻辑块(青色)和I / O引脚(黄色)的连接。该图显示了路由功能的特写。绿色框是8针开关矩阵,而小方块是可编程的互连点。 XC2064 FPGA具有一个8 x 8的CLB网格 下面的屏幕截图显示了 XACT 程序中的路由外观。黄线指示逻辑块之间的路由。随着信号的加入,挑战在于如何有效地路由而不使路径发生冲突。XACT 软件包执行自动路由,但也可以手动编辑路由。 XACT 程序的屏幕截图。此 MS-DOS 程序通过键盘和鼠标进行控制。 下图显示了XC2064芯片的布局。FPGA的主要部分是8×8的网格。每个图块包含一个逻辑块和相邻的路由电路。尽管图片显示将逻辑块(CLB)显示为与围绕它们的路由不同的实体,但这并不是  FPGA的实现方式。取而代之的是,每个逻辑块和相邻路由都实现为单个实体,即图块。(具体来说,图块包括每个CLB上方和左侧的路由。) XC2064芯片的布局 5Tile的内部结构 下图显示了XC2064中单个Tile的布局;如上图所示,该芯片包含64个这样的Tile挤在一起。每个Tile约有40%的面积被保存配置位的内存单元(绿色)所占据。顶部三分之一处通过两个交换矩阵和许多单独的路由交换处理互连路由,下面是逻辑块。逻辑块的关键部分是输入的多路复用器、触发器和查找表(LUT)。每个块通过垂直和水平布线连接到相邻的块,以实现互连,电源和接地。配置数据位被水平地馈送到存储单元,而垂直信号选择要加载的存储单元的特定列。 MOSFET的结构 重要的是,比特流的分布与文件中的分布完全相同:比特流文件中的比特布局与芯片上的物理布局匹配。如下所示,每个位都存储在FPGA控制电路的旁边。因此,比特流文件格式直接由硬件电路的布局确定。例如,当由于缓冲电路而在FPGA切片之间存在间隙时,相同的间隙会出现在位流中。比特流的内容不是围绕字段,数据表或配置块之类的软件概念来设计的。了解比特流取决于从硬件角度而非软件角度进行思考。如下所示实现配置存储器的每一位。每个存储单元均包含两个以环路连接的反相器。该电路具有两个稳定状态,因此可以存储一个位:顶部反相器为1,底部反相器为0,反之亦然。为了写入该单元,左侧的传输晶体管被激活,使数据信号通过。数据线上的信号只会使逆变器过载,从而写入所需的位。(您也可以使用相同的路径从FPGA中读取配置数据。)Q和反相Q输出控制FPGA中所需的功能,例如关闭路由连接,为查找表提供位,或控制锁存器电路。(在大多数情况下,仅使用Q输出。) 从数据表中显示一个位配置内存的示意图。Q 是输出,Q 是倒置输出。 7查找表多路复用器 如前所述,FPGA通过使用查找表来实现任意逻辑功能。下图显示了如何在XC2064中实现查找表。左侧的八个值存储在八个存储单元中。四个多路复用器根据A 输入值选择每对值中的一个  。如果  A 为0,则选择最高值;如果  A 为1,则选择最低值。接下来,较大的多路复用器根据B 和  选择四个值之一  C。在这种情况下,结果是所需的值  A XOR B XOR C。通过在查找表中放置不同的值,可以根据需要更改逻辑功能。 使用查找表实现 XOR 8锁存器 每个CLB包含一个触发器,允许FPGA实现锁存器,状态机和其他有状态电路。下图显示了触发器的实现。它使用主/辅助设计。当时钟为低电平时,第一个多路复用器让数据进入主锁存器。当时钟变高时,多路复用器关闭第一个锁存器的环路,并保持该值。(该位通过“或”门,“与非”门和反相器两次反转,因此保持不变。)同时,当时钟变高时,辅助锁存器的多路复用器从第一个锁存器接收该位(请注意,时钟已反转)。该值成为触发器的输出。当时钟变低时,次级的多路复用器关闭环路,从而锁存该位。因此,触发器是边缘敏感的,在时钟的上升沿锁存该值。置位和复位线强制触发器为高电平或低电平。 触发器的实现,箭头指出了第一个多路复用器和两个OR-NAND门 98-pin 交换矩阵 交换矩阵是一个重要的路由元件。每个开关有八个"引脚"(每侧两个),几乎可以连接任意引脚组合在一起。这允许信号比单个路由节点更灵活地转动、拆分或交叉。下图显示了四个 CLB (cyan)之间的路由网络的一部分。交换矩阵(绿色)可与右侧连接的任意组合连接。请注意,每个引脚可以连接到其他 7 个引脚中的 5 个。例如,引脚 1 可以连接到引脚 3,但无法连接到引脚 2 或 4。这使得矩阵几乎是一个横栏,有20个潜在的连接,而不是28个。 基于Xilinx 可编程门阵列数据手册,图7b 每个图块两个矩阵产生每个图块40个控制位的矩阵。下图显示了其中一个存储单元,该存储单元连接到下面的传输晶体管的长弯曲栅极。该晶体管控制引脚5和引脚1之间的连接。 因此,与该存储单元相对应的位流中的位控制引脚5和引脚1之间的开关连接。同样,其他存储单元及其相关晶体管控制其他开关连接。请注意,这些连接的顺序不遵循特定的模式。因此,位流位和开关引脚之间的映射是随机的。 上面的示意图显示了FPGA中使用的两级多路复用器方法。在第一阶段,控制信号之一被激活。第二阶段从顶部或底部选择信号作为输出。例如,假设控制信号  B/F 发送到第一级,“ ABCD”发送到第二级;输入B是唯一将传递到输出的B。因此,选择八个输入之一需要在比特流中使用5位,并使用5个存储单元。 11结论 XC2064使用各种高度优化的电路来实现其逻辑块和路由。该电路需要紧凑的布局,以适合芯片。即使这样,XC2064还是一个非常大的芯片,比当时的微处理器还大,因此一开始很难制造,而且要花费数百美元。与现代FPGA相比,XC2064的单元数量非常少,但是即使如此,它也引发了革命性的新产品线。 第二个概念是,比特流中没有抽象。它直接映射到FPGA的二维布局中。因此,只有考虑FPGA的物理布局,比特流才有意义。 关注

    时间:2020-09-22 关键词: 芯片 集成电路

  • CPU如何计算1+1?如何进行四则运算的?

    我们知道,人类进行运算的本质是查表,并且我们存储的表是有限的。那么,计算机是怎样进行四则运算的呢,也是查表吗?肯定不是。 今天,我们来说一说CPU是如何计算1+1的。 现代计算机又叫电子计算机,肯定是由电路和电子元件来实现的呗。 我们都知道一台计算机的核心就是处理器(CPU),它的职责就是运算。CPU是一块超大规模的集成电路,我们要想弄清楚计算机的运算机制就要了解集成电路是如何具有运算能力的;而集成电路是由大量晶体管等电子元件封装而成的,所以探究计算机的计算能力就可以从晶体管的功能入手。 晶体管如何表示0和1 从第一台计算机到EDVAC,这些计算机使用的都是电子管和二极管等元件,利用这些元件的开关特性实现二进制的计算。然而电子管元件有许多明显的缺点。例如,在运行时产生的热量太多,可靠性较差,运算速度不快,价格昂贵,体积庞大,这些都使计算机发展受到限制。于是,晶体管开始被用来作计算机的元件。 晶体管利用电讯号来控制自身的开合,而且开关速度可以非常快,实验室中的切换速度可达100GHz以上。使用了晶体管以后,电子线路的结构大大改观,进入了晶体管为代表的第二代电子计算机时代。 1947年贝尔实验室的肖克利等人发明了晶体管,又叫做三极管。下图是晶体管的电路符号。需要说明的是,晶体管有很多种类型,每种类型又分为N型和P型,下面图中的电路符号就是一个N型晶体管。 晶体管电路有导通和截止两种状态,这两种状态就可以作为“二进制”的基础。从模电角度来说晶体管还有放大状态,但是我们此处考虑的是晶体管应用于数字电路,只要求它作为开关电路,即能够导通和截止就可以了。 如上图所示,当b处电压>e处电压时,晶体管中c极和e极截止;当b处电压 换句话说,这个三极管的b极电压相对e极为低电平时三极管就会导通,相对e极为高电平时三极管就会截止。从这里可以看出,晶体管的导通与截止这两种状态对外可以使用b极电压的相对高低来表示,进而说明了我们可以使用高电平或者低电平状态来表示二进制。也就是说b极是一个输入量(自变量),可以作为变量存储两个数值:高电平或低电平;相应的输出值(因变量)就是电路实际的变化:导通或截止。 就上面这个N型晶体管而言,高电平截止,低电平导通。假如此时,我们把高电平作为“1”,低电平作为“0”。那么b极输入1,就会导致电路截止,如果这个电路是控制计算机开关机的,那么就会把计算机关闭。这就是机器语言的原理。 实际用于计算机和移动设备上的晶体管大多是MOSFET(金属-氧化物半导体场效应晶体管),它也分为N型和P型,NMOS就是指N型MOSFET,PMOS指的是P型MOSFET。注意,MOS中的栅极Gate可以类比为晶体管中的b极,由它的电压来控制整个MOS管的导通和截止状态。 NMOS电路符号如下图: PMOS电路符号如下图: NMOS在栅极高电平的情况下导通,低电平的情况下截止。所以NMOS的高电平表示“1”,低电平表示“0”;PMOS相反,即低电平为“1”,高电平为“0”。到了这个时候,你应该明白“1”和“0”只是两个电信号,具体来说是两个电压值,这两个电压可以控制电路的通断。 门电路 一个MOS只有一个栅极,即只有一个输入;而输出只是简单的电路导通、截止功能,不能输出高低电压信号,即无法表示“1”或“0”,自然无法完成计算任务。此时就要引入门电路了。 (小提示:电压、电平、电信号在本文中是一回事。) 门电路是数字电路中最基本的逻辑单元。它可以使输出信号与输入信号之间产生一定的逻辑关系。门电路是由若干二极管、晶体管和其它电子元件组成的,用以实现基本逻辑运算和复合逻辑运算的单元电路。这里只介绍最基础的门电路:与门、或门、非门、异或门。 01 与门 与门电路是指只有在一件事情的所有条件都具备时,事情才会发生。 下面是由MOS管组成的电路图。A和B作为输入,Q作为输出。 例如A输入低电平、B输出高电平,那么Q就会输出低电平;转换为二进制就是A输入0、B输出1,那么Q就会输出0,对应的C语言运算表达式为0&&1=0。 02 或门 或门电路是指只要有一个或一个以上条件满足时,事情就会发生。 下面是由MOS管组成的电路图。A和B作为输入,Q作为输出。 例如A输入低电平、B输入高电平,那么Q就会输出高电平;转化为二进制就是A输入0、B输出1,那么Q就会输出1,对应的C语言运算表达式为0||1=1。 03 非门 非门电路又叫“否”运算,也称求“反”运算,因此非门电路又称为反相器。下 面是由MOS管组成的电路图。非门只有一个输入A,Q作为输出。 例如A输入低电平,那么Q就会输出高电平;转换为二进制就是A输入0,那么Q就会输出1;反之A输入1,Q就会得到0,对应的C语言运算表达式为!0=1。 04 异或门 异或门电路是判断两个输入是否相同,“异或”代表不同则结果为真。即两个输入电平不同时得到高电平,如果输入电平相同,则得到低电平。 下面是由MOS管组成的电路图。A和B作为输入,Q作为输出。 例如A输入低电平、B输入高电平,那么Q输出高电平;转换为二进制就是A输入0,B输出1,那么Q就会输出1,对应的C语言运算表达式为0^1=1。 通过这些门电路,我们可以进行布尔运算了。 半加器和全加器 通过门电路,我们可以进行逻辑运算,但还不能进行加法运算。要进行加法运算,还需要更复杂的电路单元:加法器(加法器有半加器和全加器)。加法器就是由各种门电路组成的复杂电路。 假如我们要实现一个最简单的加法运算,计算二进制数1+1等于几。我们这时候可以使用半加器实现。半加器和全加器是算术运算电路中的基本单元,它们是完成1位二进制相加的一种组合逻辑电路;这里的1位就是我们经常说的“1byte=8bit”里的1bit,即如果我们想完成8位二进制的运算就需要8个全加器 。半加器这种加法没有考虑低位来的进位,所以称为半加。下图就是一个半加器电路图。 半加器由与门和异或门电路组成,“=1”所在方框是异或门电路符号,“&”所在方框是与门电路符号。这里面A和B作为输入端,因为没有考虑低位来的进位,所以输入端A和B分别代表两个加数。输出端是S和C0,S是结果,C0是进位。 比如,当A=1,B=0的时候,进位C0=0,S=1,即1+0=1。当A=1,B=1的时候,进位C0=1,S=0,即1+1=10。这个10就是二进制,换成十进制就是用2来表示了,即1+1=2。到了这里,你应该明白了晶体管怎么计算1+1=2了吧。 然后我们利用这些,再组成全加器。下面是一个全加器电路图,同样只支持1bit计算。Ai和Bi是两个加数,Ci-1是低位进位数,Si是结果,Ci是高位进位数。 如果我们将4个加法器连接到一起就可以计算4位二进制,比如计算2+3,那么4位二进制就是0010+0011,下表就是利用加法器计算的值。和普通加法一样,从低位开始计算。加数A代表0010,B代表0011。 结果Si:0101,就是十进制5,加法器实现了十进制运算2+3=5。 结 语 现在我们可以想到,CPU的运算单元是由晶体管等各种基础电子元件构成门电路,在由多个门电路组合成各种复杂运算的电路,在控制电路的控制信号的配合下完成运算,集成的电路单元越多,运算能力就越强。 本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢! -END- 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-21 关键词: CPU 晶体管 集成电路

  • 一文看懂亚太四大半导体市场的崛起

    四大巨头,领航亚太 在政府支持、 巨大市场体量以及研发投入增加等众多因素的推动下, 中国大陆、 日本、 韩国和中国台湾, 占据全球半导体总收入前六大国家/地区的四席。这四大市场均拥有多家跨国半导体巨头。亚太地区也是全球最大的半导体市场, 销量占全球的60%, 其中仅中国大陆市场的占比就超过30%。 半导体价值链较长, 涉及众多专业领域, 包括设备、 电子设计自动化(EDA) 软件、 知识产权、 整合元件制造商(IDM与设计公司)、 代工厂和半导体封装测试(OSAT)。亚太四大市场各自占据独特优势, 并在全球半导体行业价值链中发挥着举足轻重的作用。 韩国——引领群雄 韩国半导体行业规模庞大, 企业数量众多, 其中三星和SK海力士是韩国最大的半导体公司。三星的实力更是首屈一指, 业务领域涵盖集成电路设计、 智能手机和晶圆生产。多年来, SK海力士一直引领全球动态随机存取存储器(DRAM) 和NAND闪存市场份额。韩国拥有超过20,000家半导体相关企业,包括369家集成电路企业, 2,650家半导体设备企业以及4,078家半导体材料企业。一家标准的半导体厂商周围通常聚集多家配套企业。经过层层外包和分包, 体量庞大的半导体产业链在韩国应运而生, 形成龙仁市和利川市等半导体产业城市群, 支持韩国整个半导体产业不断发展壮大。韩国已超越日本和中国台湾, 成为继美国之后的第二大半导体强国。 日本——行业翘楚 日本在半导体行业的优势领域主要是原材料、 设备和小型有源和无源器件。半导体价值链中, 日本在上游半导体材料具备巨大优势, 只有日本能够达到半导体材料的高纯度要求。尽管日本在半导体行业的其他领域表现不够亮眼, 但其精深的行业专长却不可小觑。举例而言, 索尼半导体仅凭专业生产相机图像传感器, 跻身2019年全球前十大半导体供应商之列。  中国台湾——制造巨头 中国台湾已形成完善成熟的半导体产业集群, 该地区面积较小, 却能培育出兼具深度广度的集群, 在全球也是屈指可数。中国台湾的集群效应为半导体行业带来发展优势, 集群重点关注垂直整合与各行业协作。中国台湾在芯片生产和集成电路设计领域实力雄厚, 市场竞争力强, 是全球最大的代工地区, 并且拥有最先进的半导体生产流程技术。中国台湾还具备品牌优势。例如, 许多中国台湾原始设计制造商(ODM) /原始设备制造商(OEM) 生产基地和配套供应链环节纷纷迁至中国大陆, 与中国大陆的企业同等获得各项补贴。然而, 他们多年来塑造的品牌形象仍能发挥品牌效应。此外, 中国台湾还受益于中美贸易战, 大量人才和企业迅速回流本地市场。这就意味着中国台湾的半导体产业将会继续保持发展。 中国大陆——厚积薄发 中国大陆在半导体行业的优势在于, 一旦发展成熟则能迅速实现技术规模化,其他国家在这方面几乎难以望其项背。中国在OSAT领域也具备强大实力, 占据全球市场的巨大份额。过去五年中, 中国大陆的集成电路设计能力突飞猛进,逐步赶上中国台湾和韩国, 成为亚太地区集成电路设计领域的核心市场。尽管中国大陆的人力成本升高, 但鉴于政府继续提供生产补贴, 整体成本仍保持较低水平。 随着中国大陆的半导体行业发展速度加快, 中国大陆的企业更倾向于投资短期回报高的领域, 而要求较长投资期的半导体产品却少有问津。例如, 中国大陆厂商在认证耗时较长的汽车电子领域参与度不高。尽管如此, 中国大陆将在半导体行业发挥越来越重要的作用。 复苏之路, 未来可期 新冠疫情发生前, 全球半导体行业已经出现收入下滑趋势(IDC数据显示, 2019年收入下降12%, 至4,180亿美元), 这主要源于需求下降以及中美贸易争端重挫行业信心。此外, 智能手机库存压力和云基建也导致价格下跌,严重影响半导体收入。新冠疫情的爆发致使半导体市场再次萎缩。 半导体行业还可分为多个细分领域。由于供应过剩以及价格下降, 存储器市场波动不断, 且这一趋势预计将会持续下去。因终端设备市场、 工业和传统汽车市场疲软, 模拟集成电路市场也受到影响。另一方面, 随着智能手机中的相机数量不断增加, 光电子产品市场表现出色。未来五年, 逻辑集成电路和模拟集成电路领域将继续保持增长, 存货出清最终将拉高硅晶片的平均售价。 此外, 人工智能、 大数据和5G等多项颠覆性技术的成熟也将推动半导体市场的发展。一旦经济复苏, 市场将保持可观增长, 尤其是联网产品和应用。毕竟,联网是先进技术的基础, 也是所有技术应用的前提。因此, 尽管新冠疫情导致经济复苏延缓、 市场波动, 但半导体行业的长期前景仍较乐观。 小型企业遭受冲击尽管疫情和贸易战对财务状况良好的大型企业产生较大影响, 但长远来看, 这些影响微不足道。然而, 小型以及财务状况较差的企业则会面临更为广泛的影响, 部分企业可能因为资金周转不灵而倒闭。由于毛利率始终处于低位水平,小型装配企业和工厂也将遭受疫情冲击。新冠疫情导致毛利率下滑之后, 他们将无法通过增加产量维持企业运转。 半导体企业资本支出攀升半导体行业的性质将促使企业资本支出继续增加(尽管速度较慢), 通过改进生产流程、 提升晶圆产能, 以增强竞争力。全球大部分地区的新冠疫情目前已经得到缓解, 预计在最坏的情况下, 资本支出也只会小幅下降。其中, 降幅最大的是存储器供应商, 而涨幅最大的可能是代工企业。例如, 2019年, 代工领域的资本支出增长几乎全部来自台积电, 预计该公司的资本支出将在2020年达到5.6亿美元。与此同时, 总部位于中国大陆的中芯国际也计划今年增加10亿美元的费用。 研发支出持续增长 数十年来, 半导体行业的研发支出一直领先于所有其他主要行业领域, 年均研发支出约占总销售额的15%。由于收入增长强劲以及行业整合等因素, 半导体行业过去三年的研发支出约占总销售额的13%-14%。研发投资对于半导体企业发展至关重要, 随着产品复杂性的提升以及生产流程的改进, 企业将持续投入更多资源。 并购活动保持稳定 日本是过去五年并购交易额最高的市场。2016年, 软银以301.64亿美元的价格收购了英国半导体设计公司ARM,这是过去五年交易额最大的一笔交易。而中国大陆是过去五年半导体行业并购活动最活跃的市场, 交易数量达到137笔。 此外, 过去五年, 中国大陆在境外半导体交易活动中也最为活跃, 而韩国则主要关注国内并购交易活动。 四大市场的并购交易活动起伏不定。自2018年经历一轮热潮之后,2019年四大市场的并购交易额出现缩水, 但中国大陆仍是并购交易活动最活跃的市场。 柳暗花明, 曙光初现 疫情最初仅在中国大陆引发供应端问题, 但随着疫情向全球蔓延, 需求端的问题开始影响消费者, 逐步触及全球。考虑到全球失业率上升, 预计未来一两年内消费支出将出现下滑。 截至第二季度末, 中国大陆的供应链已基本恢复正常, 但在经济环境充满不确定性的时期, 全球消费者变得更加谨慎, 智能手机等消费电子产品的销售因此受到影响。此外, 零售商店倒闭也导致需求减少。2020年第一季度, 全球智能手机出货量同比下降11.7%( IDC 2020年第一季度统计数据)。中国大陆的智能手机出货量同比下降20.3%,降幅最大。由于中国大陆的出货量约占全球四分之一, 因此造成巨大冲击。 智能手机依旧是半导体产品需求的最大驱动因素。尽管需求不稳定, 中国大陆的OEM依旧专注于研发5G手机。随着ODM和OEM推出一系列5G 设备, 将有助于丰富半导体产品。2020年第一季度初, 智能手机、 计算、 联网和内存板块出现一定反弹。在亚太很多地区,智能手机销量开始从历史低点回升, 但消费者行为的变化仍将影响今年下半年的消费支出和企业支出, 此外各大市场的半导体产品需求将出现分化。短期来看, 上游半导体企业依然能从OEM和ODM获得订单, 且企业经营所受影响较小。长期来看, 如果消费者需求不能持续回升, 新产品开发可能会延迟, OEM和ODM将难以追回损失的销售额。 多极市场, 方兴未艾 当前, 全球范围内依赖于亚太地区制造产业的企业数量比以往任何时候都多。中国大陆的制造企业数量占全球总数的30%, 全球超过50,000家企业的一级供应商在中国。半导体行业亦不例外。例如中国武汉是全球最大的光电子产品生产基地之一, 2020年初疫情期间, 当地企业在工人数量急剧减少的困境下坚持24小时连续开工以保障产能, 但后续仍面临了物流问题;同时, 下游组装、 封装和测试企业因劳动力短缺也在当时受到较大的影响。所幸的是, 由于采用高度自动化的生产设备, 中国晶圆厂已基本恢复生产。 当然, 这种影响已经不局限于中国大陆, 而已经波及到亚洲地区的其他经济体。部分韩国半导体生产企业不得不暂时停工。日本企业也因为难以采购半导体原材料而受影响。由于海外需求急剧下降, 亚太地区经济体难以获得海外订单。中国大陆的企业约有10%-20%的订单被取消(在某些情况下, 尽管产品已经生产出来, 订单仍被取消)。 亚太地区四大半导体市场正逐步恢复常态, 全球半导体技术供应链有望避免灾难性的供应端冲击。然而, 终端产品需求疲软可能会进一步推迟行业复苏。因此, 评估疫情的长期影响以及中美科技博弈对市场和供应链的影响非常重要。  多个市场阵营分化 中美科技博弈可能会使全球半导体制造企业在生产、 设计和销售环节分化为多个发展阵营。当然, 这也许并非有意为之。市场分化的原因可能是需求和参数调整差异。这与产品设计并无太大关联, 因此没有看起来那么复杂。众所周知, 在半导体行业, 产能并未集中于一个国家, 否则企业不仅面临过多风险,也会让客户感到不安。多数下游的OEM和ODM客户, 甚至一些中国企业, 已将供应链迁至其他国家。台积电在中国台湾和中国大陆均设有工厂, 此外, 还计划在美国修建代工厂。 中美贸易战已持续近两年, 大型企业开始采取应对措施。搬迁工厂并非易事,但过去两年, 制造企业已经制定了应变计划。贸易战升级或疫情扩散将考验制造企业是否制定了适宜的政策, 如有必要, 他们可能会加快搬迁速度。但制造企业可能步调不一, 因此不会产生太大影响。也就是说, 制造企业可以在疫情之后重新考量选址问题。 OEM与ODM步入多元发展期 跨国企业很久之前便在亚太地区建立了可靠的供应链, 但供应链各方之间的相互关联和依赖反而使企业面临更多的风险。新冠疫情可能会使低附加值制造产业以更快速度移至东南亚。 OEM和ODM迁址时, 首要考虑的是供应链完整性和完善度。而由于靠近中国,东南亚将从企业迁址中获益良多。 例如, 全球部分大型纯代工企业已在新加坡建立生产工厂, 并采用OSAT公司的相关服务。领先的材料与设备以及电子产品生产服务商等生态圈内企业也为他们提供有力支持。越南因毗邻中国而成为制造企业的第二选择。为了在东南亚建立供应链, 谷歌去年将Pixel智能手机生产线从中国迁至越南。韩国半导体企业还未计划将生产线迁出中国, 但可能会考虑对供应链进行一些调整。如果韩国半导体企业搬迁工厂, 越南可能会从中受益, 而三星电子已经在该国设立生产基地。 马来西亚也可能是另一大选择。根据SEMI数据显示, 槟城在全球半导体行业后端产量约占8%, 成为全球领先的微电子组装、 封装和测试地区。日本企业在泰国进行长期投资, 促使其电子产品价值链相对完整, 因此泰国也是工厂迁址的选择之一。 弹性应对, 关键所在 由于精益生产以及全球范围内层层供应链网络等因素叠加, 新冠疫情下的供应链已经出现断裂。仅有小部分公司对供应链风险进行详尽评估。企业应立即考虑采取行动, 提高供应链网络的弹复力。当务之急是要挖掘供应链的替代来源, 确保供应链透明度, 并建立安全储备。长期而言, 寻找货源千头万绪, 需要时间精益求精。要想取得成功, 可能需要完善以下方面: 降低依赖, 独立自主  事实上, 中美贸易战对上游半导体企业的影响相对较小, 但对原始设计制造商和原始设备制造商产生较大影响。这主要源于成品的成本结构问题, 其中集成电路的成本占比相对较小。因此, 即使半导体制造地为中国大陆, 只要成品封装地点为其他国家, 对美出口时就无须缴纳关税。 即便如此, 2019年美国将多家中国大陆的企业列入实体清单, 直接促使中国大陆的企业寻找美国供应商之外的替代选择, 如日本、 中国台湾、 韩国、 中国大陆等地供应商。然而, 限制政策的进一步收紧可能使中国大陆的企业将中国台湾、 韩国等地供应商排除在外。最新限制政策可能加剧中美双方的艰难处境。 目前, 中国大陆是全球最大的集成电路消费市场, 但中国大陆的集成电路制造仍然滞后。IC Insights数据显示, 2019年, 中国大陆的集成电路产值达195亿美元, 其中中国大陆的企业生产的集成电路仅占6.1%, 其余由台积电、 SK海力士、 三星、英特尔等国外企业在华设立晶圆制造厂的生产。这表明跨国企业是中国大陆集成电路生产的重要组成部分。 此外, 众多顶尖美国半导体企业的过半收入均来自中国大陆, 因此采取贸易行动可能使这些跨国公司在最大市场的收入中断, 影响其研发投资能力。鉴于半导体研发成本高昂, 投资放缓则可能降低美国企业的竞争力。 贸易战和实体限制名单的制定将促使中国大力发展半导体行业。各类事件接二连三发生, 极大加剧中国的危机感, 中国开始担忧美国可能禁止向中国出口半导体, 甚至阻碍其他国家向中国出口半导体。因此, 预计中国将加快已进行多年的半导体行业结构调整。归根结底,中国了解其半导体自立能力尚处于较低水平。 因此, 中国预计将加快实施半导体进口替代策略, 从而推进非进口半导体需求上升, 最终拉动国内投资增长。尽管如此, 实现独立自主之路不会一路坦途,还需大量资本、 人才和时间的投入才能迎头赶上。 加大研发支出对半导体行业而言,规模至关重要, 因为企业需要持续投入以维持其高竞争力。研发至关重要,收入较高的企业可加大对技术和创新投入。就现有资本而言, 中国已筹备了两期共超过428亿美元的集成电路产业“大基金”, 以加快国内半导体行业发展。但是企业在价值链上的关注点主要在制造能力和获取现有技术上,而非聚焦原始技术研发,而且往往缺乏对工具、设备(用于芯片制造) 和软件(用于设计) 的投资。 对比之下, 众多顶尖全球半导体企业每年研发费用超过10亿美元,因此“大基金” 可能也不足以长期提供所需资本。例如,美国前十半导体企业每年用于研发的费用比业务支出和政府费用的总和还要多。在行业领先者斥巨资维护其技术优势的前提下, 要想迎头赶上,尚有难度。 人才短缺是难题据中国工业和信息化部数据显示, 中国在集成电路行业至少需要增加40万人才能达到目标, 即在2030年前增长到最初规模的五倍。中国需通过加强教育, 鼓励更多学生就读电子专业来构建本国人才库, 但能够培养高水准电子工程师的高校数量并不多。目前, 芯片相关的硬件研究岗位薪资相比互联网企业仍处于较低水平。 缩小各方面差距半导体行业的全球价值链涵盖材料、 设备、 设计、 制造、 封装和测试。中国企业在技术层面上大多落后于全球行业领先者。尤其缺乏半导体设备、 EDA和IP等中高端部门人才。 设备:半导体芯片制造需要采用多个不同类型的设备, 包括光刻、 离子注入、沉积、 刻蚀、 清洗和测试设备。这些设备大多由美国、 日本和荷兰制造。最先进的光刻设备制造商是总部设在荷兰的ASML, 该公司在亚太地区的竞争对手仅有日本尼康和佳能。就沉积设备而言,日本是亚太地区领先者。北方华创和中微公司(AMEC) 是中国大陆最大的半导体设备企业。 EDA和IP:中国EDA软件市场主要由楷登电子和新思科技等全球巨头主导。中国本土也有EDA企业, 但其产品和功能均落后于海外同业者。中国也缺乏核心IP, 这是芯片设计的关键构建模块。多数集成电路企业使用自有和第三方IP来设计集成电路芯片。例如, 如今多数智能手机使用ARM架构。尽管ARM公司已经开发出中国本土IP, 但仍在向中国销售IP许可证。中国也可采用不受出口管控的开源架构, 如RISC-V。中国企业在这一领域的表现愈发亮眼, 部分公司称其RISC-V具备全球最强大的IP设计。 设计公司和IDM:对四大市场而言, 集成电路设计和IDM是半导体行业里价值最高的部门。包括三星、 SK海力士以及无晶圆设计企业海思(华为旗下企业,主营智能手机芯片、 显示芯片和服务器芯片设计) 和紫光股份(清华紫光集团子公司, 拥有无晶圆厂、 代工厂和OSAT公司)。中国电子消费品企业小米也活跃在芯片设计领域, 专注于人工智能和物联网芯片开发, 以及投资IP提供商芯原微电子。 中国本土设计前景可观。中国近期开发了一款国产X86处理器, 以降低对国外芯片的依赖。该产品在市场上或许并不具备充分的竞争力, 但其性能已足够支持政府使用。其他国产的产品包括基于RISC-V的处理器、 AI推理芯片和闪存芯片。海思半导体已成为营收最高的半导体公司之一。 代工:半导体代工厂市场目前由台积电主导。中国大陆最大的芯片代工企业为中芯国际。近年来, 中国大陆在芯片制造方面已取得长足进步, 能够大批量生产14纳米芯片, 但与台积电和三星等已开始向5纳米工艺进军的行业龙头仍有一定差距。虽然中国大陆在芯片制造方面尚未达到顶尖水平, 但在自给自足方面已迈出重要步伐。 OSAT:中国台湾在OSAT方面表现仍然强劲, 全球十大OSAT企业有半数来自中国台湾。中国大陆近期在这一领域开始发力, 且极有可能实现突破性发展。目前中国大陆的OSAT份额占到全球的20%以上, 并在前六大OSAT企业中占据三席。这表明中国大陆OSAT企业已进入快速发展阶段, 但中国大陆的半导体行业仍尚未成熟。例如, 中国大陆半导体生产在产品包装和测试方面仍落后于其他四大市场。 体量庞大, 不容忽视 中国消费市场难被取代 中国人口众多, 是亚太乃至全球范围内重要的消费市场。全球15家最大的半导体企业中, 大部分企业面向中国的产品销量超过其面向美国的产品销量。从世界各地半导体消费情况来看, 中国在2019年吸收了超过50%的半导体产品。 中国的半导体消费模式也在发生变化。十年前, 近90%的半导体产品均用于出口。如今, 50%的半导体产品被智能手机制造商和数据中心等国内企业消化。 预计到2035年, 75%的中国半导体产品将被国内市场消化。此外, 未来五年, 中国在半导体设备方面的投入将达到顶峰。 此外, 并非所有生产制造都可外包到东南亚。中国拥有大量进城务工人员和重要供应商集群, 且具备较高的技术水平, 其庞大的规模是难以被复制的。例如, 中国拥有稳健的供应网络和能力,跨国企业能够从广东及周边地区获得任何类型的技术。 因此, 无论在多大程度上受到外部因素影响, 中国市场都将保持庞大体量。作为终端市场, 其重要性不容忽视。5G对于半导体消费具有重要推动作用。到2020年, 中国将建成约100万个5G基站。除5G基础设施建设外, 中国还将生产约占全球70%的5G智能手机。相比过去中国智能手机企业落后于国际巨头的局面, 如今许多全球领先的智能手机供应商都是中国企业, 而这些企业将推动半导体产品的消费。 -END- 来源:德勤Deloitte (免责声明:整理本文出于传播相关技术知识,版权归原作者所有。) 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-21 关键词: 半导体 集成电路

  • ADI高性能产品及智慧工业研讨会-银川站

    Analog Devices, Inc.(简称ADI)将创新、业绩和卓越作为企业的文化支柱,并基此成长为该技术领域最持久高速增长的企业之一。ADI公司是业界广泛认可的数据转换和信号处理技术全球领先的供应商,拥有遍布世界各地的60,000客户,涵盖了全部类型的电子设备制造商。作为领先业界40多年的高性能模拟集成电路(IC)制造商,ADI的产品广泛用于模拟信号和数字信号处理领域。公司总部设在美国马萨诸塞州诺伍德市,设计和制造基地遍布全球。ADI公司被纳入标准普尔500指数(S&P 500 Index)。 研讨会议程 时间 演讲主题 9:30-9:45 开场 9:45-10:05 高温器件与裸芯片产品 10:05-10:50 高品质产品(宇航级/EPMP) 10:50-11:00 茶歇 11:00-11:45 精密转换器技术(PADC/PDAC) 11:45-12:15 开关/混合器/参考源/温度传感器产品(SMART) 12:15-13:15 午餐 13:15-13:45 ADI在线购买/样品申请/在线技术支持 13:45-14:15 ADI在线工具 14:15-14:45 运放产品 14:45-15:15 MEMS产品在工业中的应用 15:15-15:25 茶歇 15:25-16:00 ADI电源产品(uMdodule/LDOs/DC to DC/PSM) 16:00-16:30 接口产品 16:30-16:50 问答 电话预约报名 Martin Wei: +86 156 9185 9496 Email:martin.wei@excelpoint.com.cn; Jim Jiao: +86 158 9178 2307 Email:jim.jiao@excelpoint.com.cn 诚邀阁下参加! 关于世健 亚太区领先的元器件授权代理商 世健(Excelpoint)是完整解决方案的供应商,为亚洲电子厂商包括原设备生产商(OEM)、原设计生产商(ODM)和电子制造服务提供商(EMS)提供优质的元器件、工程设计及供应链管理服务。 世健是新加坡主板上市公司,拥有超过30年历史。世健中国区总部设于香港,目前在中国拥有十多家分公司和办事处,遍及中国主要大中型城市。凭借专业的研发团队、顶尖的现场应用支持以及丰富的市场经验,世健在中国业内享有领先地位。 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-18 关键词: adi 集成电路

  • 美国国防部资助了一项新的光刻技术项目

    确保和受信任的代工厂通常为国防部生产“小批量,高混合量”芯片。但是,光学光刻设备的领导者对如此少量的种类繁多的芯片几乎没有兴趣,因为他们的业务面向大批量生产。此外,仍然需要具有“成熟”节点的早期芯片。尽管用于此类节点的掩码的价格较低,但与掩码相关的成本确实会增加。需求较少的掩模通常需要很长的交货时间,对生产中的晶圆厂生产率以及新芯片开发中的学习周期产生负面影响。 物联网芯片通常是执行特定任务的小型,简单的SoC,并且在Internet上无处不在。此类芯片因大多数政府,商业,工业和消费类产品中IC含量的急剧增加而得到认可。总体而言,物联网芯片制造商是大批量生产商。但是它们的批量相对较小,因为物联网应用多种多样且物联网市场分散。在这个对成本敏感的市场中竞争是一个真正的挑战。然而,小批量,成熟节点的物联网芯片制造商很少获得光学光刻设备领导者的支持,这些设备主要致力于尖端节点的大批量生产。结果,自2007年光学分辨率达到极限以来,DUV(193nm ArF干法或浸入式)光刻系统的进展很少。 Lam博士说:“随着IC的激增,PC和手机等传奇性的“杀手级应用”正被众多物联网应用(数字和模拟)所取代。“尽管光刻设备领导者忽略了“小批量”,但Multibeam认为这一领域是巨大的机会。我们通过创新的多功能MEBL平台支持这些服务水平低下但发展迅速的市场。今天宣布的全晶圆全无掩模构图计划和已经开始的安全芯片ID嵌入将引领这一潮流。”

    时间:2020-09-15 关键词: 芯片 光刻技术 集成电路

  • 一文看懂光刻胶

    光刻胶又称光致抗蚀剂,是一种对光敏感的混合液体。其组成部分包括:光引发剂(包括光增感剂、光致产酸剂)、光刻胶树脂、单体、溶剂和其他助剂。光刻胶可以通过光化学反应,经曝光、显影等光刻工序将所需要的微细图形从光罩(掩模版)转移到待加工基片上。依据使用场景,这里的待加工基片可以是集成电路材料,显示面板材料或者印刷电路板。 据第三方机构智研咨询统计,2019年全球光刻胶市场规模预计近90亿美元,自 2010年至今CAGR约5.4%。预计该市场未来3年仍将以年均5%的速度增长,至2022年全球光刻胶市场规模将超过100亿美元。光刻胶按应用领域分类,可分为 PCB 光刻胶、显示面板光刻胶、半导体光刻胶及其他光刻胶。全球市场上不同种类光刻胶的市场结构较为均衡,具体占比可以如下图所示。 (全球光刻胶市场结构) 智研咨询的数据还显示,受益于半导体、显示面板、PCB产业东移的趋势,自 2011年至今,光刻胶中国本土供应规模年华增长率达到11%,高于全球平均 5%的增速。2019年中国光刻胶市场本土企业销售规模约70亿元,全球占比约 10%,发展空间巨大。目前,中国本土光刻胶以PCB用光刻胶为主,平板显示、半导体用光刻胶供应量占比极低。中国本土光刻胶企业生产结构可以如图所示。 (中国本土光刻胶企业生产结构) 光刻胶分类 在平板显示行业;主要使用的光刻胶有彩色及黑色光刻胶、LCD触摸屏用光刻胶、TFT-LCD正性光刻胶等。在光刻和蚀刻生产环节中,光刻胶涂覆于晶体薄膜表面,经曝光、显影和蚀刻等工序将光罩(掩膜版)上的图形转移到薄膜上,形成与掩膜版对应的几何图形。 (光刻胶胶涂工艺) 在PCB行业;主要使用的光刻胶有干膜光刻胶、湿膜光刻胶、感光阻焊油墨等。干膜是用特殊的薄膜贴在处理后的敷铜板上,进行曝光显影;湿膜和光成像阻焊油墨则是涂布在敷铜板上,待其干燥后进行曝光显影。干膜与湿膜各有优势,总体来说湿膜光刻胶分辨率高于干膜,价格更低廉,正在对干膜光刻胶的部分市场进行替代。 (液晶屏显彩色滤光膜制造有赖于彩色光刻胶) 在半导体集成电路制造行业;主要使用g线光刻胶、i线光刻胶、KrF光刻胶、ArF光刻胶等。在大规模集成电路的制造过程中,一般要对硅片进行超过十次光刻。在每次的光刻和刻蚀工艺中,光刻胶都要通过预烘、涂胶、前烘、对准、曝光、后烘、显影和蚀刻等环节,将光罩(掩膜版)上的图形转移到硅片上。 (感光阻焊油墨用于 PCB) 光刻胶是集成电路制造的重要材料:光刻胶的质量和性能是影响集成电路性能、成品率及可靠性的关键因素。光刻工艺的成本约为整个芯片制造工艺的35%,并且耗费时间约占整个芯片工艺的40%-50%。光刻胶材料约占IC制造材料总成本的4%,市场巨大。因此光刻胶是半导体集成电路制造的核心材料。 (正性光刻胶显影示意图) 按显示效果分类;光刻胶可分为正性光刻胶和负性光刻胶。负性光刻胶显影时形成的图形与光罩(掩膜版)相反;正性光刻胶形成的图形与掩膜版相同。两者的生产工艺流程基本一致,区别在于主要原材料不同。 (负性光刻胶显影示意图) 按照化学结构分类;光刻胶可以分为光聚合型,光分解型,光交联型和化学放大型。光聚合型光刻胶采用烯类单体,在光作用下生成自由基,进一步引发单体聚合,最后生成聚合物; (光聚合反应示意图) 光分解型光刻胶,采用含有重氮醌类化合物(DQN)材料作为感光剂,其经光照后,发生光分解反应,可以制成正性光刻胶;光交联型光刻胶采用聚乙烯醇月桂酸酯等作为光敏材料,在光的作用下,形成一种不溶性的网状结构,而起到抗蚀作用,可以制成负性光刻胶。 (光分解反应示意图) 在半导体集成电路光刻技术开始使用深紫外(DUV)光源以后,化学放大(CAR)技术逐渐成为行业应用的主流。在化学放大光刻胶技术中,树脂是具有化学基团保护因而难以溶解的聚乙烯。化学放大光刻胶使用光致酸剂(PAG)作为光引发剂。 (光交联反应示意图) 当光刻胶曝光后,曝光区域的光致酸剂(PAG)将会产生一种酸。这种酸在后热烘培工序期间作为催化剂,将会移除树脂的保护基团从而使得树脂变得易于溶解。化学放大光刻胶曝光速递是DQN光刻胶的10倍,对深紫外光源具有良好的光学敏感性,同时具有高对比度,对高分辨率等优点。 (化学放大光反应示意图) 按照曝光波长分类;光刻胶可分为紫外光刻胶(300~450nm)、深紫外光刻胶(160~280nm)、极紫外光刻胶(EUV,13.5nm)、电子束光刻胶、离子束光刻胶、X射线光刻胶等。不同曝光波长的光刻胶,其适用的光刻极限分辨率不同。通常来说,在使用工艺方法一致的情况下,波长越短,加工分辨率越佳。 (光刻胶分类总结) 光刻胶是半导体制程技术进步的“燃料” 在集成电路制造领域,如果说光刻机是推动制程技术进步的“引擎”,光刻胶就是这部“引擎”的“燃料”。下图展示了光刻胶如何在一个NMOS三极管的制造工艺中发挥作用。NMOS三级管是半导体制程工艺中最常用的集成电路结构之一。 (一种 NMOS 三极管集成电路结构的制造过程) 在这样一个典型例子中,步骤1中的绿色部分代表红色部分多晶硅材料被涂上了一层光刻胶。在步骤2的光刻曝光过程中,黑色的掩膜遮挡范围之外的光刻胶被都被光刻光源照射,发生了化学性质的改变,在步骤3中表现为变成了墨绿色。在步骤4里,经过显影之后,红色表征的多晶硅材料上方只有之前被光罩遮挡的地方留下了光刻胶材料。 于是,光罩(掩模版)上的图形就被转移到了多晶硅材料上,完成了“光刻”的过程。在此后的步骤5到步骤7里,基于“光刻”过程在多晶硅材料上留下的光刻胶图形,“多晶硅层刻蚀”、“光刻胶清洗”和“N+离子注入”工艺共同完成了一个NMOS 三极管的构造。 上图步骤1中的光刻胶涂胶过程也是一种重要的半导体工艺。其目的就是在晶圆表面建立轻薄,均匀且没有缺陷的光刻胶膜。一般来说,光刻胶膜厚度从0.5um到1.5um 不等,厚度的误差需要在正负0.01um以内。半导体光刻胶的涂敷方法主要是旋转涂胶法,具体可以分为静态旋转法和动态喷洒法。 (静态旋转法涂胶过程示意图) 静态旋转法:首先把光刻胶通过滴胶头堆积在硅片的中心,然后低速旋转使得光刻胶铺开,再以高速旋转甩掉多余的光刻胶。在高速旋转的过程中,光刻胶中的溶剂会挥发一部分。这个过程可以如图表16中所示。静态涂胶法中的光刻胶堆积量非常关键,量少了会导致光刻胶不能充分覆盖硅片,量大了会导致光刻胶在硅片边缘堆积甚至流到硅片的背面,影响工艺质量。 (合格与不合格的静态涂胶过程示意图) 动态喷洒法:随着硅片尺寸越来越大,静态涂胶已经不能满足最新的硅片加工需求。相对静态旋转法而言,动态喷洒法在光刻胶对硅片进行浇注的时刻就开始以低速旋转帮助光刻胶进行最初的扩散。这种方法可以用较少量的光刻胶形成更均匀的光刻胶铺展,最终以高速旋转形成满足厚薄与均匀度要求的光刻胶膜。 (动态喷洒法涂胶过程示意图) 随着IC集成度的提高,世界集成电路的制程工艺水平按已由微米级、亚微米级、深亚微米级进入到纳米级阶段。集成电路线宽不断缩小的趋势,对包括光刻在内的半导体制程工艺提出了新的挑战。在半导体制程的光刻工艺中,集成电路线宽的特征尺寸可以由如右所示的瑞利公式确定:CD= k1*λ/NA (瑞利公式中各个参数的意义) CD (Critical Dimension)表示集成电路制程中的特征尺寸;k1是瑞利常数,是光刻系统中工艺和材料的一个相关系数;λ是曝光波长,而NA(Numerical Aperture)则代表了光刻机的孔径数值。因此,光刻机需要通过降低瑞利常数和曝光波长,增大孔径尺寸来制造具有更小特征尺寸的集成电路。其中降低曝光波长与光刻机使用的光源以及光刻胶材料高度相关。 历史上光刻机所使用的光源波长呈现出与集成电路关键尺寸同步缩小的趋势。不同波长的光刻光源要求截然不同的光刻设备和光刻胶材料。在20世纪80年代,半导体制成的主流工艺尺寸在1.2um(1200nm)至 0.8um(800nm)之间。那时候波长436nm的光刻光源被广泛使用。在90年代前半期,随着半导体制程工艺尺寸朝 0.5um(500nm)和0.35um(350nm)演进,光刻开始采用365nm波长光源。 436nm和365nm光源分别是高压汞灯中能量最高,波长最短的两个谱线。高压汞灯技术成熟,因此最早被用来当作光刻光源。使用波长短,能量高的光源进行光刻工艺更容易激发光化学反应、提高光刻分别率。以研究光谱而闻名的近代德国科学家约瑟夫·弗劳恩霍夫将这两种波长的光谱分别命名为G线和I线。这也是 g-line光刻和 i-line光刻技术命名的由来。 g-line与i-line光刻胶均使用线性酚醛成分作为树脂主体,重氮萘醌成分(DQN 体系)作为感光剂。未经曝光的DQN成分作为抑制剂,可以十倍或者更大的倍数降低光刻胶在显影液中的溶解速度。 曝光后,重氮萘醌(DQN)基团转变为烯酮,与水接触时,进一步转变为茚羟酸,从而得以在曝光区被稀碱水显影时除去。由此,曝光过的光刻胶会溶解于显影液而被去除,而未曝光的光刻胶部分则得以保留。虽然g-line光刻胶和i-line 光刻胶使用的成分类似,但是其树脂和感光剂在微观结构上均有变化,因而具有不同的分辨率。G-line光刻胶适用于0.5um(500nm)以上尺寸的集成电路制作,而i-line光刻胶使用于0.35um(350nm至0.5um(500nm)尺寸的集成电路制作。 此外,这两种光刻胶均可以用于液晶平板显示等较大面积电子产品的制作。 90年代后半期,遵从摩尔定律的指引,半导体制程工艺尺寸开始缩小到0.35um(350nm)以下,因而开始要求更高分辨率的光刻技术。深紫外光由于波长更短,衍射作用小,所以可以用于更高分辨率的光刻光源。随着 KrF、ArF等稀有气体卤化物准分子激发态激光光源研究的发展,248nm(KrF)、193nnm(ArF)的光刻光源技术开始成熟并投入实际使用。 然而,由于 DQN 体系光刻胶对深紫外光波段的强烈吸收效应,KrF和ArF作为光刻气体产生的射光无法穿透DQN光刻胶,这意味着光刻分辨率会受到严重影响。因此深紫外光刻胶采取了与i-line和g-line光刻胶完全不同的技术体系,这种技术体系被称为化学放大光阻体系(Chemically Amplified Resist, CAR)。 在CAR技术体系中,光刻胶中的光引发剂经过曝光后并不直接改变光刻胶在显影液中的溶解度,而是产生酸。在后续的热烘培流程的高温环境下,曝光产生的酸作为催化剂改变光刻胶在显影液中的溶解度。因此CAR技术体系下的光引发剂又叫做光致酸剂。 由于CAR光刻胶的光致酸剂产生的酸本身并不会在曝光过程中消耗而仅仅作为催化剂而存在,因此少量的酸就可以持续地起到有效作用。CAR光刻胶的光敏感性很强,所需要从深紫外辐射中吸收的能量很少,大大加强了光刻的效率。CAR 光刻胶曝光速递是 DQN 光刻胶的10倍左右。 从 90 年代后半期开始,光刻光源就开始采用 248nm 的 KrF 激光;而从 2000 年代开始,光刻就进一步转向使用193nm 波长的 ArF 准分子激光作为光源。在那之后一直到今天的约 20 年里,193nm 波长的 ArF 准分子激光一直是半导体制程领域性能最可靠,使用最广泛的光刻光源。 一般而言,KrF(248nm)光刻胶使用聚对羟基苯乙烯及其衍生物作为成膜树脂,使用磺酸碘鎓盐和硫鎓盐作为光致酸剂;而ArF(193nm)光刻胶则多使用聚甲基丙烯酸酯衍生物,环烯烃-马来酸酐共聚物,环形聚合物等作为成膜树脂;由于化学结构上的原因,Arf(193nm)光刻胶需要比KrF(248nm)光刻胶更加敏感的光致酸剂。 虽然在2007年之后,一些波长更短的准分子光刻光源技术陆续出现,但是这些波段的辐射都很容易被光刻镜头等光学材料吸收,使这些材料受热产生膨胀而无法正常工作。少数可以和这些波段的辐射正常工作的光学材料,比如氟化钙(萤石)等,成本长期居高不下。再加上浸没光刻和多重曝光等新技术的出现,193nm波长ArF光刻系统突破了此前 65nm 分辨率的瓶颈,所以在45nm 到10nm之间的半导体制程工艺中,ArF光刻技术仍然得到了最广泛的应用。 (光刻用光源技术演进) 浸没光刻;在与浸没光刻相对的干法光刻中,光刻透镜与光刻胶之间是空气。光刻胶直接吸收光源发出的紫外辐射并发生光化学反应。在浸没光刻中,光刻镜头与光刻胶之间是特定液体。这些液体可以是纯水也可以是别的化合物液体。光刻光源发出的辐射经过这些液体的时候发生了折射,波长变短。这样,在不改变光源的前提条件下,更短波长的紫外光被投影光刻胶上,提高了光刻加工的分辨率。下图左展示了一个典型的浸没光刻系统。 (典型的浸没光刻系统) 双重光刻;双重光刻的意思是通过两次光刻使得加工分辨率翻倍。实现这个目的的一种方法是在第一次光刻过后平移同一个光罩进行第二次光刻,以提高加工分辨率。下图右展示了这样一个过程。下图右中双重光刻子进行了两次涂胶,两次光刻和两次刻蚀。随着光刻胶技术的进步,仅需要一次涂胶,两次光刻和一次刻蚀的双重光刻工艺也成为可能。 (双重光刻使加工分辨率翻倍) 浸没光刻和双重光刻技术在不改变 193nm波长ArF光刻光源的前提下,将加工分辨率推向10nm的数量级。与此同时,这两项技术对光刻胶也提出了新的要求。在浸没工艺中;光刻胶首先不能与浸没液体发生化学反应或浸出扩散,损伤光刻胶自身和光刻镜头;其次,光刻胶的折射率必须大于透镜,液体和顶部涂层。因此光刻胶中主体树脂的折射率一般要求达到1.9以上;接着,光刻胶不能在浸没液体的浸泡下和后续的烘烤过程中发生形变,影响加工精度;最后,当浸没工艺目标分辨率接近10nm时,将对于光刻胶多个性能指标的权衡都提出了更加苛刻的挑战。浸没 ArF 光刻胶制备难度大于干性 ArF 光刻胶,是 ArF光刻加工分辨率突破 45nm 的关键之一。 (不合格的双重曝光) 在双重曝光工艺中,若光刻胶可以接受多次光刻曝光而不在光罩遮挡的区域发生光化学反应,就可以节省一次刻蚀,一次涂胶和一次光刻胶清洗流程。下图左展示了一次不合格的双重曝光过程。由于在非曝光区域光刻胶仍然会接受到相对少量的光刻辐射,在两次曝光过程后,非曝光区域接受到的辐射有可能超过光刻胶的曝光阈值E0,而发生错误的光刻反应。在下图右中,非曝光区域的光刻胶在两次曝光后接受到的辐射能量仍然小于其曝光阈值E0,因此下图右是一次合格的双重曝光。从这个例子可以看出,与单次曝光不同,双重曝光要求光刻胶的曝光阈值和光刻光源的照射强度之间的权衡。 (合格的双重曝光) EUV(极紫外光)光刻技术是20年来光刻领域的最新进展。由于目前可供利用的光学材料无法很好支持波长13nm以下的辐射的反射和透射,因此 EUV 光刻技术使用波长为13.5nm的紫外光作为光刻光源。EUV(极紫外光)光刻技术将半导体制程技术在10nm以下的区域继续推进。在 EUV 光刻工艺的 13.5nm 波长尺度上,量子的不确定性效应开始显现,为相应光源,光罩和光刻胶的设计和使用带来了前所未有的挑战。目前 EUV 光刻机只有荷兰 ASML 有能力制造,许多相应的技术细节尚不为外界所知。在即将到来的 EUV 光刻时代,业界预期已经流行长达 20 年之久的 KrF、ArF 光刻胶技术或将迎来全面技术变革。 光刻胶材料制备壁垒高 光刻胶所属的微电子化学品是电子行业与化工行业交叉的领域,是典型的技术密集行业。从事微电子化学品业务需要具备与电子产业前沿发展相匹配的关键生产技术,如混配技术、分离技术、纯化技术以及与生产过程相配套的分析检验技术、环境处理与监测技术等。同时,下游电子产业多样化的使用场景要求微电子化学品生产企业有较强的配套能力,以及时研发和改进产品工艺来满足客户的个性化需求。 光刻胶的生产工艺主要过程是将感光材料、树脂、溶剂等主要原料在恒温恒湿 1000 级的黄光区洁净房进行混合,在氮气气体保护下充分搅拌,使其充分混合形成均相液体,经过多次过滤,并通过中间过程控制和检验,使其达到工艺技术和质量要求,最后做产品检验,合格后在氮气气体保护下包装、打标、入库。整个工艺流程可以如下图所示: (光刻胶的生产工艺简要流程) 光刻胶的技术壁垒包括配方技术,质量控制技术和原材料技术。配方技术是光刻胶实现功能的核心,质量控制技术能够保证光刻胶性能的稳定性而高品质的原材料则是光刻胶性能的基础。 配方技术:由于光刻胶的下游用户是IC芯片和FPD面板制造商,不同的客户会有不同的应用需求,同一个客户也有不同的光刻应用需求。一般一块半导体芯片在制造过程中需要进行10-50道光刻过程,由于基板不同、分辨率要求不同、蚀刻方式不同等,不同的光刻过程对光刻胶的具体要求也不一样,即使类似的光刻过程,不同的厂商也会有不同的要求。针对以上不同的应用需求,光刻胶的品种非常多,这些差异主要通过调整光刻胶的配方来实现。因此,通过调整光刻胶的配方,满足差异化的应用需求,是光刻胶制造商最核心的技术。 质量控制技术:由于用户对光刻胶的稳定性、一致性要求高,包括不同批次间的一致性,通常希望对感光灵敏度、膜厚的一致性保持在较高水平,因此,光刻胶生产商不仅仅要配臵齐全的测试仪器,还需要建立一套严格的QA体系以保证产品的质量稳定。 原材料技术:光刻胶是一种经过严格设计的复杂、精密的配方产品,由成膜剂、光敏剂、溶剂和添加剂等不同性质的原料,通过不同的排列组合,经过复杂、精密的加工工艺而制成。因此,光刻胶原材料的品质对光刻胶的质量起着关键作用。对于半导体化学化学试剂的纯度,际半导体设备和材料组织(SEMI)制定了国际统一标准,如下表中所示。 (SEMI 超净高纯试剂标准) 半导体集成电路用试剂材料的纯度要求较高,基本集中在SEMI G3、G4水平,我国的研发水平与国际尚存在较大差距;半导体分立器件对超净高纯试剂纯度的要求要低于集成电路,基本集中在 SEMI G2 级水平,国内企业的生产技术能够满足大部分的生产需要;平板显示和 LED 领域对于超净高纯试剂的等级要求为 SEMI G2、G3 水平,国内企业的生产技术能够满足大部分的生产需求。 包括光刻胶在内的微电子化学品有技术要求高、功能性强、产品更新快等特点,其产品品质对下游电子产品的质量和效率有非常大的影响。因此,下游企业对微电子化学品供应商的质量和供货能力十分重视,常采用认证采购的模式,需要通过送样检验、技术研讨、信息回馈、技术改进、小批试做、大批量供货、售后服务评价等严格的筛选流程。 认证时间久,要求严苛;一般产品得到下游客户的认证需要较长的时间周期。显示面板行业通常为 1-2 年,集成电路行业由于要求较高,认证周期能达到 2-3 年时间;认证阶段内,光刻胶供应商没有该客户的收入,这需要供应收有足够的资金实力。 光刻胶供应商与客户粘性大;一般情况下,为了保持光刻胶供应和效果的稳定,下游客户与光刻胶供应商一旦建立供应关系后,不会轻易更换。通过建立反馈机制,满足个性化需求,光刻胶供应商与客户的粘性不断增加。后来者想要加入到供应商行列,往往需要满足比现有供应商更高的要求。所以光刻胶行业对新进入者壁垒较高。 通常光刻胶等微电子化学品不仅品质要求高,而且需要多种不同的品类满足下游客户多样化的需。如果没有规模效益,供应商就无法承担满足高品质多样化需求带来的开销。因此,品种规模构成了进入该行业的重要壁垒。 同时,一般微电子化学品具有一定的腐蚀性,对生产设备有较高的要求,且生产环境需要进行无尘或微尘处理。制备高端微电子化学品还需要全封闭、自动化的工艺流程,以避免污染,提高质量。因此,光刻胶等微电子化学品生产在安全生产、环保设备、生产工艺系统、过程控制体系以及研发投资等方面要求较高。如果没有强大的资金实力,企业就难以在设备、研发和技术服务上取得竞争优势,以提升可持续发展能力。因此,光刻胶这样的微电子化学品行业具备较高的资金壁垒。 美国和题本把持的市场 光刻胶行业具有极高的行业壁垒,因此在全球范围其行业都呈现寡头垄断的局面。光刻胶行业长年被日本和美国专业公司垄断。目前前五大厂商就占据了全球光刻胶市场 87%的份额,行业集中度高。其中,日本 JSR、东京应化、日本信越与富士电子材料市占率加和达到72%。并且高分辨率的 KrF 和 ArF 半导体光刻胶核心技术亦基本被日本和美国企业所垄断,产品绝大多数出自日本和美国公司,如杜邦、JSR 株式会社、信越化学、东京应化工业、Fujifilm,以及韩国东进等企业。整个光刻胶市场格局来看,日本是光刻胶行业的巨头聚集地。 (全球光刻胶生产企业市场份额) 日韩材料摩擦:半导体材料国产化是必然趋势;2019年7月份,在日韩贸易争端的背景下,日本宣布对韩国实施三种半导体产业材料实施禁运,包含刻蚀气体,光刻胶和氟聚酰亚胺。韩国是全球存储器生产基地,显示屏生产基地,也是全球晶圆代工基地,三星,海力士,东部高科等一大批晶圆代工厂和显示屏厂都需要日本的半导体材料。这三种材料直接掐断了韩国存储器和显示屏的经济支柱。 在禁运之后,韩国半导体产业面临空前危机,一时间,三星半导体,海力士等全球存储器龙头都处于时刻停产危机,三星本身的材料存货只能支撑3个月的生产。三星,海力士高管也是频频去日本交涉。同为美国重要盟友的日韩之间尚且如此,尚在发展初期的中国科技产业更需要敲响警钟。 目前中国大陆对于电子材料,特别是光刻胶方面对国外依赖较高。所以在半导体材料方面的国产代替是必然趋势。 中美贸易摩擦:光刻胶国产代替是中国半导体产业的迫切需要;自从中美贸易摩擦依赖,中国大陆积极布局集成电路产业。在半导体材料领域,光刻胶作为是集成电路制程技术进步的“燃料”,是国产代替重要环节,也是必将国产化的产品。 光刻是半导制程的核心工艺,对制造出更先进,晶体管密度更大的集成电路起到决定性作用。每一代新的光刻工艺都需要新一代的光刻胶技术相匹配。现在,一块半导体芯片在制造过程中一般需要进行10-50道光刻过程。其中不同的光刻过程对于光刻胶也有不一样的具体需求。光刻胶若性能不达标会对芯片成品率造成重大影响。 目前中国光刻胶国产化水平严重不足,重点技术差距在半导体光刻胶领域,有 2-3 代差距,随着下游半导体行业、LED及平板显示行业的快速发展,未来国内光刻胶产品国产化替代空间巨大。当今,中国通过国家集成电路产业投资基金(大基金)撬动全社会资源对半导体产业进行投资和扶持。 同时,国内光刻胶企业积极抓住中国晶圆制造扩产的百年机遇,发展光刻胶业务,力争早日追上国际先进水平,打进国内新建晶圆厂的供应链。光刻胶的国产化公关正在全面展开,在面板屏显光刻胶领域,中国已经出现了一批有竞争力的本土企业。 在半导体和面板光刻胶领域,尽管国产光刻胶距离国际先进水平仍然有差距,但是在政策的支持和自身的不懈努力之下,中国已经有一批光刻胶企业陆续实现了技术突破。 (国内光刻胶主要生产企业及国产替代情况) 来源:内容来自「浙商证券」,谢谢。 *免责声明:本文由作者原创。文章内容系作者个人观点,如果有任何异议,欢迎联系我们。 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-14 关键词: 显示面板 光刻胶 集成电路

  • 集成电路史上著名的10个人,有几个中国人?

    伟大的发明与人物总会被历史验证与牢记,在集成电路发展历程中,有很多人做出了突出的贡献,让我们的生活产生了翻天覆地的变化。 1、肖克利、巴丁、布拉顿(三人) 晶体管的发明人 晶体管的问世,是微电子革命的先声,也为集成电路的诞生吹响了号角。 1947年12月,美国贝尔实验室的肖克利、巴丁和布拉顿组成的研究小组,研制出一种点接触型的锗晶体管。晶体管出现后,人们就能用一个小巧的、消耗功率低的电子器件,来代替体积大、功率消耗大的电子管了。 晶体管的问世 1956年,肖克利、巴丁、布拉顿三人,因发明晶体管同时荣获诺贝尔物理学奖。肖克利被称为“晶体管之父”,利用他的名声,招募了一批杰出的年青科学家,其中有大名鼎鼎的“八叛逆”,为后续一大批知名半导体公司的创立打下了基础。 2、杰克·基尔比 集成电路之父 集成电路的出现,开创了电子技术历史的新纪元,奠定了现代信息技术的基础。 1958年9月12日,基尔比研制出世界上第一块集成电路,成功地实现了把电子器件集成在一块半导体材料上的构想,并通过了德州仪器公司高层管理人员的检查。请记住这一天,集成电路取代了晶体管,为开发电子产品的各种功能铺平了道路,并且大幅度降低了成本,使微处理器的出现成为了可能,开创了电子技术历史的新纪元。2000年基尔比因为发明集成电路而获得当年的诺贝尔物理学奖。 集成电路 3、罗伯特·诺伊斯 科学、商业双料巨人 可商业生产的集成电路,使半导体进入了商用时代。 罗伯特·诺伊斯在基尔比的基础上发明了可商业生产的集成电路,使半导体产业由“发明时代”进入了“商用时代”。1971年,诺伊斯所在的Intel成功地在一块12平方毫米的芯片上集成了2300个晶体管,制成了一款包括运算器、控制器在内的可编程序运算芯片,也就是我们现在所说的中央处理单元(CPU),又称微处理器,这也是世界上第一款微处理器——4004。自此英特尔(Intel)开始了飞速发展,从1968年的收入为零直到今天超过三百五十亿美金营业额。 4、琼·赫尔尼 奠定了硅在电子产业中的地位 半导体生产发生了革命性的变化。 1959年,Jean Hoerni发明了平面工艺,一种叫做光学蚀刻的处理方法。开始,他用的是一片锗或硅,然后他在上面喷洒上一层叫做光阻剂的物质。如果你把光照在上面,光阻剂就会变得坚硬,然后你就可以用一种特殊的化学药品清除掉没有被光照射到的光阻剂。所以,赫尔尼就创造了一个光罩,它就像一张底片,上面有一簇小孔,用来过滤掉不清洁的东西,然后让它在光线中翻动。在化学洗涤之后,金属板上只要是留下光阻剂的地方,杂质就不会散落到下面。来解决平面晶体管的可靠性问题,因而使半导体生产发生了革命性的变化。堪称为“20世纪意义最重大的成就之一”,并称其奠定了硅作为电子产业中关键材料的地位。 5、戈登·摩尔 摩尔定律硅谷的基石 摩尔定律像一股不可抗拒的自然力量,统治了硅谷乃至全球计算机业三十多年。 1965年,有一天摩尔离开硅晶体车间坐下来,拿了一把尺子和一张纸,画了个草图。纵轴代表不断发展的芯片,横轴为时间,结果是很有规律的几何增长。这一发现发表在当年第35期《电子》杂志上。这篇不经意之作也是迄今为止半导体历史上最具意义的论文。 摩尔定律的伟大在于,半导体行业的工程师们遵循着这一定律,不仅每18个月将晶体管的数量翻一翻,更是意味着同样性能的芯片每18个月体积就可以缩小一半,成本减少一半。 6、安迪·格罗夫 微处理器之王 印有“Intel Inside”品牌标志的处理器成了世界上80%计算机的心脏。 从1987年接过英特尔的CEO接力棒之后,安迪·格罗夫不断以打破传统、挑战现有逻辑的战略思维,使微处理器这颗数字革命的心脏强劲跳动,为数字时代提供源源不断的动力。 1986年格罗夫提出的新的口号“英特尔,微处理器公司”,毅然舍弃储存业务把英特尔的主营业务转到微处理器上去。同年英特尔推出386系列处理器,又相继推出486,奔腾系列中央处理器,处理器的性能越来越强大,速度越来越快,个人电脑时代来临了。“Intel Inside”一度成为本产业的黄金标准,响彻全球也在改变着世界。 7、胡正明 8、张忠谋 集成电路代工产业的缔造者 一个人定义了一个产业,一个人让整个集成电路行业更有活力。 1987年,张忠谋创建了全球第一家专业代工公司——台湾积体电路制造股份有限公司,开创了半导体代工时代。台积电模式创造了两个新的行业——晶圆代工厂和Fabless。由于省去了费用高昂的晶圆制造环节,集成电路行业整体门槛降低,诞生了一大批新生的具有活力的集成电路设计公司,为整个集成电路行业带来了新活力与创意。集成电路细分工时代全面到来,一个崭新的更具活力的集成电路行业展现在我们面前。 半导体集成电路发展史 来源:射频百花潭 【1】重磅!《中国限制出口技术目录》调整,TikTok算法被点名,还能转卖吗? 【2】美国打击我们什么,我们就要加快发展什么 【3】国际半导体协会声明:请求美将华为芯片禁令延期120天 【1】成为嵌入式高手的技能清单和升级线路图 【2】牛人!5个I/O口,设置25个按键 【3】深度好文:走进Linux内存系统! 【1】终于整理齐了,电子工程师“设计锦囊”,点击获取 【2】半导体行业的人都在关注这几个公众号,打开看看 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-09-14 关键词: 半导体 芯片 集成电路

  • 5G 智联世界,用芯构造未来

    5G 智联世界,用芯构造未来

    由中国通信学会集成电路委员会、中国半导体行业协会集成电路设计分会主办的“第十八届中国通信集成电路技术应用研讨会(暨2020无锡集成电路创新峰会)”将于9月24-25日在无锡召开。 本届会议将以“5G 智联世界,用芯构造未来”为主题,围绕5G时代的集成电路技术发展以及新一代信息基础设施下的通信芯片、AIoT、车联网、卫星互联网、光通信、自主IC创新等主题展开广泛研讨。 作为集成电路行业规格最高的技术论坛之一,中国通信集成电路技术应用研讨会(简称“CCIC年会”)每年都会邀请到包括两院院士、科研专家、企业技术中坚在内的重量级嘉宾赴会演讲报告,共同分享IC产业的最新趋势与当前技术热点。本次会议共邀请2位院士、10位科研院校专家、20位企业代表做主题报告,共襄5G时代下集成电路技术创新与产业机遇。 大会议程与峰会看点 会议一天半的议程采取“1+3+1”的形式,分别为高峰论坛、5G与AIoT论坛、创新中国芯论坛、新基建与“芯”应用论坛以及产品展示,全程共五个环节。 1.高峰论坛 据主办方透露,9月24日上午的“高峰论坛”作为本次会议的重要环节,特邀集成电路领域和通信领域的顶级专家中国工程院许居衍院士和邬江兴院士,从技术角度和5G与新基建应用角度,分析后摩尔时代的半导体技术创新,还邀请到无线移动通信国家重点实验室陈山枝主任解析5G与车联网应用与发展趋势。工业和信息化部、中国通信学会、中国半导体行业协会、江苏省、无锡市等有关领导将出席会议。 2.“5G与AIoT论坛”与“创新中国芯论坛” 9月24日下午,“5G与AIoT专场”和“创新中国芯专场”两个分论坛同步举行。清华大学、复旦大学、西安交大、南京大学、江南大学、中科院EDA中心、高通、新思科技、宜特、芯华章、Tower Semiconductor、士康通讯等有关院所专家和企业负责人将围绕5G芯片的关键技术、车联网、智慧医疗、射频与毫米波芯片、物联网处理平台、低功耗设计、5G特殊工艺、EDA技术等行业热点内容展开研讨。“创新中国芯专场”作为今年CCIC年会的特色专题,特邀10位国内IC设计代表企业的CEO介绍各自的企业发展与创新成果,并结合当前国际环境,探讨我国集成电路如何以市场为导向,以应用为抓手,推动国内IC自主创新,国产半导体行业融合发展。 3.新基建与“芯”应用论坛 9月25日上午,议程为“新基建与新应用专题”,邀请智芯微电子、中科院半导体所、成都电子科技大学、中国空间技术研究院将分别围绕人工智能、5G与光通信、卫星定位、卫星互联网与MEMS应用做主题报告,还特设 “5G芯片应用圆桌讨论”,邀请有关专家和企业组织,结合当下国际环境,围绕新基建、新应用、芯机遇等主题进行深入交流与互动对话。 连续举办17年来,“中国通信集成电路技术应用研讨会”持续为全国集成电路企业、信息通信企业、高校、科研院所、用户单位、联盟组织、投资机构搭建相互交流、探讨合作的信息平台,在业内赢得了普遍赞誉和一致认同。与中国IC及通信行业同呼吸、共进退,本届(第十八届)盛会将会一如既往的感谢您的倾情关注和热切期待。 本届CCIC年会作为无锡世界物联网博览会的系列活动之一,得到了中国集成电路设计创新联盟、无锡市工业和信息化局、无锡国家高新技术产业开发区管理委员会等相关单位的鼎力支持,预计将有来自各级政府、行业协会、学会、集成电路和通信领域的近400位专家和企业代表参会。

    时间:2020-09-11 关键词: 5G 通信芯片 集成电路

  • 下一代集成电路实现解决方案

    微捷码(Magma®)设计自动化有限公司日前推出了下一代集成电路(IC)实现解决方案——Talus® 1.2,它可显著缩短片上系统(SoC)的设计周期。这款全新Talus系统让工程师能够结合运用串扰规避、高级片上变异(AOCV)和多模多角(MMMC)分析功能在大型设计或具有200-500个单元的电路模块上实现每天100-150万个单元的设计。Talus已通过了40纳米节点芯片的验证,目前应用于复杂的28纳米设计。拥有这些最新的增强功能,Talus对于处理20及20纳米以下工艺节点设计问题已有了万全准备。 Talus 1.2通过利用更快速精确的布线、时序和提取技术及各种高级功能提供了更快5-6倍的设计周期,包括:• Talus MX布线器(Talus MX Router):提供增强的全局、追踪和详细布线功能以及贯穿整个流程的融合时序,去除了DRC违规。• Talus MX时序器(Talus MX TImer): 基于微捷码下一代签核时序分析技术,实现了更快速精确的时序分析。• Talus MX提取器(Talus MX Extractor):基于微捷码最新的高速、多角提取技术,提供更快速精确的提取。• 并发多模多角优化(Concurrent MMMC opTImizaTIon):管理较传统解决方案多5倍的时序情景,提供了10倍的运行时间改善。• 高级片上变异(AOCV):确保贯穿整个流程的紧密时序关联。• 串扰规避(Crosstalk Avoidance)– 在优化和实现期间检测并纠正串扰规避。 “我们通过微捷码Talus 1.2平台取得了丰硕的成果,这再次证明了我们选择这款工具支持我们的复杂芯片项目需求这一决定的正确性,”Exar公司工程运营执行副总裁兼首席技术官George Apostol表示。“对于我们的客户来说,至为重要的是我们的器件必须在无瓶颈的前提下支持高水平的数据流量,这需要有效的布线。Talus 1.2已解决了许多物理设计问题,且布局布线运行时间较之前版本也有了很大改善,这使得我们能够缩短开发周期并加快为客户提供下一代器件的出货时间以满足动态市场需求。” “正如所着手的设计的规模和复杂性都在提高,芯片设计团队面临的提高生产率的压力也日益加重,”微捷码设计实施业务部总经理Premal Buch表示。“据经济学指出,设计团队不可能按设计尺寸的增长比例扩大规模,设计周期也不能按设计尺寸的增长比例延长时间。为了提高生产率,工具必须提供更大的容量和更短的设计周期,同时还要让设计师能够在SoC设计中提高性能和降低功耗。Talus 1.2就是这样一款工具,它可为下一代28及28纳米以下工艺节点IC设计提供最短的设计周期、最高的容量及最好的结果质量。” Talus 1.2:更缩的设计周期、卓越的设计结果Talus 1.2的关键实现技术包括了全新的Talus MX时序和提取引擎。这些分析引擎以微捷码的下一代签核时序器——Tekton™与签核提取器——QCP™的底层技术为基础,既快速精确又拥有显著提高的容量,可贯穿应用于整个Talus 1.2的RTL-to-GDSII流程;它们通过提供AOCV、MMMC分析等新功能,确保了贯穿整个流程的时紧密时序关联。当与Tekton和QCP结合使用时,Talus 1.2可在设计实现期间提供签核级精度的分析,去除时序ECO,实现更快速的设计收敛。 对于28及28纳米以下设计实现来说,设计中需要进行多种不同时序情景分析十分常见。微捷码认为时序情景等于工艺角点数量x时序模式数量。多数解决方案在设计实现期间只提供5-8个时序情景的处理能力。Talus 1.2可在单台设备上执行并发MM/MC,能够管理较传统解决方案更多5倍的情景,同时还提供了10倍的运行时间改善。 Talus 1.2的全新布线技术可处理各种28及28纳米以下布线问题,尤其是在这类工艺节点时串扰管理变得更加困难。若在流程结束、在最佳情况(best case)、在更高单元面积和更高漏电时进行串扰修复,那么时间上未免太迟了;若是最差情况(worst case)时进行,它又可能导致设计无法完成收敛。Talus1.2可贯穿整个实施流程地识别并控制串扰,以更少得多的时序意外情况提供更为融合的流程,从而可避免这种情况的发生。不同于其它方案,Talus1.2可在不增加面积和漏电的前提下提供更短得多的运行时间和更具鲁棒性设计。 Talus 1.2对新技术的融合让设计师能够更快地提供更高性能的设计。例如:一家网络公司能够在仅两天时间内,结合运应用全面CCS、MMMC和串扰分析功能实现一个200万个单元级电路、10个签核情景的40纳米设计。

    时间:2020-09-09 关键词: 集成电路

  • ADSL集成电路参数测试

        本文介绍如何利用先进的测试平台来对ADSL芯片的某些关键参数进行测试,从而使半导体制造商能够降低ADSL器件的测试成本。   ADSL是一种充分利用普通电话双绞线上未用资源容量的调制解调器技术,它采用不对称传输方式,从中心局(CO)到远端(RT)的下行速度最高能达到上行速度的4倍。这种不对称性能在视频和互联网访问等以市场为导向的消费类宽带应用中是非常理想的,因为在这些应用中下行数据速率必须非常高,而从用户到中心局(CO)的上行数据一般都比较少。这种使用模型同样也适用于从公司服务器到雇员、合作伙伴和客户的业务通信往来。   与模拟调制解调器不同,ADSL 调制解调器不进入公共交换电话网络(PSTN),同时采用了先进的调制技术,其发送的信号频率以及数据速率都远高于模拟调制解调器。ADSL支持的下行速率最高可达8Mbps,上行速率最高可达 832kbps。不过随着信号传输距离的增加,采用这种技术的数据传输速率也会很快下降。例如,当用户端与局端的距离在12,000英尺以下时,ADSL 的速率能够保持8Mbps,当距离增加到18,000英尺时,其速率只能达到1.5Mbps。   ADSL采用人们熟悉的频分复用(FDM)方法提供宽带服务,同时支持传统的“普通电话服务”(POTS)网络。ADSL 采用的FDM方法主要是离散多音(DMT)调制。DMT调制方法将大约1.1MHz的频谱分成256个间距相等的子信道或音调,每个子信道占 5.3125KHz。在DMT频谱中每个信道都以独立的信道方式工作,并采用正交幅度调制(QAM)的调制方法来编码数字信息。   这些信道除了用于数据传输外,还能用于独立的网络管理或性能测试。较低频率的信道不用于传输信号,一般留作保护带宽以避免与处于频谱低端的传统POTS设备发生干扰。在紧邻并高于这些保护信道频率的频段,被分配的是少量用于上行数据传输的信道,剩余较高频率的信道则用于下行数据传输。就象V.32和V.34 调制解调器等其它调制解调器技术一样,ADSL 调制解调器也需要采用回波抵消技术解决上行和下行信道的重叠问题。而要同时提供电话和数据业务就必须依靠低通滤波器或分离器来实现分离。   测试方法   为了提高ADSL的性价比,制造商需要提供能够延长中心局与用户端距离的设备,这样就可以减少终端点的数量,从而降低铺设扇形用户线所需的成本。另外,ADSL设备的覆盖性能是最具竞争性的一个因素。较长的电话线会对ADSL所使用的高端频带信号造成多达90dB的衰减。因此,半导体制造商在ADSL设备的设计中通常会采用较高动态范围和较低噪声指标的模数转换器(ADC)和数模转换器(DAC)。   在ADSL 调制解调器中,模拟前端(AFE)的噪声和线性性能是ADSL 调制解调器能在较长线缆上获得理想数据速率的关键所在。并不宽裕的噪声与线性设计余量往往会提高测试的挑战性,因为制造商需要提供更宽动态范围和更高精度的ADSL测试仪器,总之其测试成本要小于或至少等于前一代低性能ADSL设备的测试成本。   制造商可以采用单音测试方法来判定ADSL的纯动态范围、标准失真和噪声基底电平。这种直接测试方法足够用来快速发现各种缺陷。单音测试方法对测试设备的信噪比(SNR) 比较有效。虽然ADSL转换器的线性指标比较严格,但SNR仍然是确保ADSL正确工作所必需的重要器件参数。单音测试还能测得设备的总体谐波失真 (THD)和无失真动态范围(SFDR)。   在计算SNR后这些基本的动态线性测试只要求少量的额外处理过程,因此这种测试基本不会花太多的测试时间开销。也就是说,单音测试的测试时间要求相对于它的效率来说是非常适中的。此外,许多业界领先的测试系统都提供预先做好的例程,以方便这些单音测试的开发。由于单音测试方法利用一套数据就能够测试多个关键参数,因此大部分有缺陷的设备都通不过单音测试。   虽然静态的线性测试是ADC规范的传统内容,但对ADSL设备来说,不太适合用于设备的评估。ADSL ADC的高转换速率通常会被高分辨率所抵消。这时需要捕获大量的数据,从而占用大量的DSP运算时间。另外需要考虑的因素是ADSL设备中使用的高频信号,静态线性测试与器件的动态响应会有很大的区别。   比较这类器件的各种测试可以发现,最有实际效果的仍然是基本的环回测试。工程师将发送器连接到接收器,然后检查输出端送出的编码数据能否在输入端得到正确解码。虽然这种高度实用性的测试方法并不能提供复杂设计中隔离故障设备所必需的信息,但它执行起来速度非常快,费用也最低。   

    时间:2020-09-08 关键词: adsl 集成电路

  • 低频治疗仪(KPM-01型)工作原理

      大部分车主都选择外去度假,娱乐旅游,GPS导航仪为有车主,带来了方便,让路畅游无阻。此段节假日过后,车主们更多的期盼是春节到来,这又是一次自驾游的好机会。因此为五一的到来,GPS导航仪将成为有车一族热门的汽车用品。了解汽车汽车导航仪为我们选购好的GPS导航仪得修一门功课。这些年来,自驾车回家过年的人是越来越多,无论是开车回家过年还是自驾车旅游都是很惬意的事儿,不但能避开客车、火车的拥挤,沿途还可以自由停留。但是,开车旅游一般都路途较远,甚至要披星戴月,如果不小心南辕北辙迷了路,就有些得不偿失,扫了过年的兴致了。不过,如果能在车里配备汽车导航仪系统的话,能让我们的旅途变得更加轻松、省心。对于汽车导航仪系统,相信海内的大多数有车族应该不会太陌生,它通过接收卫星信号,配合电子地图数据,使驾车者随时掌握自己所在的方位信息。但市场中名目众多的车载GPS导航品牌却让消费者雾里看花,笔者给大家总结了一些选购GPS的的技巧。   在GPS导航硬件越来越同质化的今天,导航软件已经成为决定一款GPS导航仪好坏的重要因素。导航软件首先要看的就是地图,海内取得导航汽车电子地图资质的有8家企业,其中车载导航使用最多的是凯立德、四维、道道通、灵图等,每个地图厂家都有各自的优势和缺点,消费者最好能够通过试用来判断。这一招我们就叫:软件选择要试用市场上的GPS品牌粗略估算至少有100多个品牌,如果要一一比较,那真是一场浩大的工程,最简朴的方法就是认名牌,顺便还可弘扬一下国人的品牌消费意识。品牌产品不仅质量上有保证,一般还会提供1年时间的免费地图升级服务,后期地图升级服务也有足够保障。对于抠门的人来讲,不要过于忧心买名牌就是挨宰,GPS市场经过这几年的洗礼,利润空间已基本降到合理点。这一招我们就叫:品牌筛选做减法。现在的GPS导航仪的功能真是一体化,但选购者应该注意,既然名称叫做“GPS导航仪”,那么它的主要功能也不用多说了,主要集中在导航功能,至于什么MP3、蓝牙免提、电子狗等功能,真是迷乱了消费者双眼,选购得注意了。别因小失大。

    时间:2020-09-07 关键词: cmos 医疗设备 治疗仪 家庭保健 集成电路

  • 常见的发烧级音频集成电路

      一、TDA1521   TDA1521/TDA1514A是荷兰飞利浦公司专门为数字音响在播放时的低失真度及高稳度而设计推出的两款芯片,用来接驳CD机直接输出的音质特别好。   其中的参数为:TDA1521在电压为±16V、阻抗为8Ω时,输出功率为2&TImes;15W,此时的失真仅为0.5%。   TDA1514A的工作电压为±9V~±30V,在电压为±25V、RL=8Ω时,输出功率达到50W,总谐波失真为0.08%。输入阻抗20KΩ, 输入灵敏度600mV,信嘈比达到85dB。其电路设有等待、静嘈状态,具有过热保护,低失调电压高纹波抑制,而且热阻极低,具有极佳的高频解析力和低频力度。其音色通透纯正,低音力度丰满厚实,高音清亮明快,很有电子管的韵味。   以上两款功放的外围零件都比较少,是”傻瓜”型的功放芯片,非常适合初级发烧友组装,只要按照电路图,不需调试就可获得很好的效果。由于该芯片的输入电平比较低,我们在制作是不需前置放大器,只要直接接到我们的电脑声卡、光驱、随身听上即可。著名的电脑多媒体音箱漫步者也是采用这两种芯片。   二、LM3886   LM38863TF是美国NS公司(美国国家半导体公司)于90年代初推出的一款大功率音频功放芯片。   该芯片的主要参数:工作电压为±9V~±40V(推荐±25V~±35V )RL=8Ω时的连续输出功率达到68W(峰值135W)。如果接成BLT时的输出功率可以达到100W,而它的失真小于0.03%,其内部设计有非常完善的过耗保护电路。   它的音色非常甜美,音质醇厚,颇有电子管的韵味,适合播放比较柔和的音乐。   NS公司还有LM1875、LM1876、LM4766等大家都熟悉的芯片,其中LM4766是最新的,为双声道设计,内含过压、欠压、过载、超温等保护电路。其输出功率不小于2&TImes;40W.低音深沉而有弹性,颇具胆机的风格。   三、TDA7294   TDA7294是欧洲著名的SGS-THOMSON意法微电子公司于90年代向中国大陆摧出的一款颇有新意的DMOS大功率的集成功放电路。它一扫以往线性集成功放和厚膜集成的生、冷、硬的音色,广泛应用于HI-FI领域:如家庭影院、有源音箱等。   该芯片的设计以音色为重点,兼有双极信号处理电路和功率MOS的优点。具有耐高压、低噪音、低失真度、重放音色极具亲和力等特色;短路电流及过热保护功能使其性能更完善。   TDA7294的主要参数:Vs(电源电压)=±10~±40V;Io(输出电流峰值)为10安培;Po(RMS连续输出功率)在Vs=±35V、8Ω时为70W,Vs=±27V、4Ω时为70W;音乐功率(有效值)Vs=±38V、8Ω时为100W,Vs=±29V、4Ω时为100W。总谐波失真极低,仅为0.005%。   另外,SGS-THOMSON意法微电子公司还有几种代表作的功放芯片,如:TDA7295、TDA7296、TDA7264、TDA2030A等   四、LM4610N   LM4610是美国国家半导体公司的高品质直流控制音响电路。它是一块利用直流电压控制音调、音量和声道平衡的立体声集成电路,并且具有3D音场处理、等响度补偿功能。   该电路控制平滑流畅,音质自然流畅,高频清晰、解析力佳,其产生的3D环绕声场具有很强的三维空间感和包围感,主观感觉与SRS的效果类似。   LM4610N的主要电气参数如下:具有3D声场处理功能和响度补偿功能。响度补偿是针对人耳在音量较小时对高低频信号的灵敏度下降,因而在不同音量时对高、低频端作适度的提升补偿,使人耳在任何响度下始终听到平坦、均衡的响应。   它的电压范围是:9V~16V(典型为12伏,电流为35毫安);失真度仅0.03%;信嘈比高达80dB;频宽达250 kHz,音量调节为75dB;平衡调节为1~20dB;音调调节范围为±15dB;最大增益2dB;LM4610N具有输入阻抗高(30Ω),输出电阻低(20Ω)的优点。   用LM6410N音调控制电路对提高音质和加强低频力度及三维空间感作用突出。可以说LM4610N是组装功放系统或替换调音部分的精品。   五、数码超重低音处理器M51134P、M51134P   M51134P是日本三菱公司专门为AV影音系统开发的专用超低音检测加强电路。其内部包括:频率检测、调整器、电平检测、低通滤波VCA压控放大等。原理是采用数码滤波方式检测输入信号中的低频成分的电平的高低,加强相应低频成分并进行低频动态扩展(又压控放大器完成),其原理与一般的低通滤波器形式的重低音加强电路不同。   M51134P提供的重低音效果有强烈的震撼感,特别是雷声、炮声、爆炸声等尤为突出。M51134P只是检测低于120Hz的信号,如果输入信号中没有低于120Hz的成分,则没有输出。   六、最新标准虚拟杜比环绕声芯片QS7779、QS7785   QS7779/QS7785是加拿大Qsound音频实验室推出的单片虚拟化环绕音效处理电路,是目前业界公认的处理效果最接近自然原声的虚拟杜比环绕芯片!QS7779为2入2出方式,QS7785为2入5出,两者内部都包括了杜比定向逻辑和DVD(AC-3)混合信号解码器,使用Qsound实验室的专利Qsurround虚拟环绕技术,并由Qsound实验室授权使用。   该芯片的主要功能是:   1、如果输入的是普通的立体声信号,则进行立体声效果增强;   2、如果输入的是2声道的矩阵编码信号(杜比定向逻辑或混合AC-3信号)则先将其解码,再虚拟化合成2声道或5声道输出。   QS7779主要特点:   1、内带杜比定向逻辑和 DVD(AC-3)混合信号解码输器,使用2只扬声器实现虚拟化环绕声。   2、信噪比11db,动态范围110db。   QS7785主要特点:   1、内带杜比定向逻辑和 DVD(AC-3)混合信号解码输器,解出的环绕信号为2声道全频带,和AC-3环绕声相同,优于杜比定向逻辑系统。   2、前方采用3D立体声增强技术,后方采用3D合成虚拟环绕技术,分两种增强方式(低增强和高增强),具有中置输出及低音增强功能。   3、使用5声道实现环绕声,也可用2声道输出方式。   4、信噪比11db, 动态范围110db   七、运算放大器   我们常见或常用到有4558(比较便宜一般用于一些随身听)。NE5532曾经被誉为运算放大器之皇。AD712K/AD827(非常不错的运放在市面上很难买到正货,听说定货也要等三个月。市面价大约100元每块)。以上的都是双运放,还有四运放如:TL084,LT058等等。

    时间:2020-09-07 关键词: 音频 集成电路

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包