相关下载
相关帖子
- 例说FPGA连载45：DDR控制器集成与读写测试之板级调试
- 例说FPGA连载44：DDR控制器集成与读写测试之Verilog代码解析
- 例说FPGA连载40：DDR控制器集成与读写测试之DDR2控制器IP配置
- 例说FPGA连39：DDR控制器集成与读写测试之FPGA片内RAM设置与..
- 例说FPGA连载38：DDR控制器集成与读写测试之FPGA片内RAM概述
- 例说FPGA连载36：DDR控制器集成与读写测试之功能概述
- Spartan6 DDR控制器calib_done无法拉高
- spartan3 ddr控制器给出的用户接口有auto_ref_req 和 ar_done信号
- Xilinx DDR控制器使用中的一些问题
- spartan3 ddr控制器给出的用户接口有auto_ref_req 和 ar_done信号
