当前位置:首页 > DRAM
  • 解读世界上最先进的1α DRAM工艺——专访美光DRAM制程集成副总裁Thy Tran

    解读世界上最先进的1α DRAM工艺——专访美光DRAM制程集成副总裁Thy Tran

    对于半导体器件而言, 制程工艺的缩放将带来效能提升和成本下降的多重利好,所以对于工艺制程向更小节点追求是整个行业的目标。但随着工艺节点的逐步缩减,小到一定的尺寸后,挑战并不来自于几何约束,而进入到了更微观的领域——因为电荷的尺寸本身并不会改变,所以工艺制程到10nm以下后面临的电荷积累的问题尤为突出。除此外,生产设备本身的计量水平的挑战也变得尤为突出。而对于DRAM器件而言,缩放的难度比起CPU等更为困难,因此在今天之前仅从数字上看,DRAM的工艺制程也对应着略落后于CPU的制程。但最近美光于业界内率先实现了DRAM工艺制程的突破,将DRAM的工艺跃进到了第四代——1α。对此笔者专门与美光DRAM制程集成副总裁Thy Tran女士进行了采访,Thy Tran针对这一最新的DRAM工艺进行了详细的解读。 *美光DRAM制程集成副总裁Thy Tran* Micron 1α 的产品进入到用户的消费市场后,给终端用户的最直观的体验提升是什么?Thy Tran:美光的创新带来了业界功耗最低的移动DRAM,与上一代1z美光移动DRAM相比,实现了15%的节能。这使得5G移动用户可以在智能手机上进行更多任务操作,而不会牺牲续航。这一点很重要,因为智能手机的关键在于便携性,尽管用户希望手机能更快地执行更多的任务,但也不愿意牺牲续航或外形尺寸。例如,有些手机现在可以同时用两个摄像头拍摄视频。这对于像视频博主这样的人来说很有用,他们可以只使用一台设备同时摄录周围的环境和自己。然而,同时录制多个视频意味着要处理的数据量增加一倍,功耗也会随之增加一倍。如果为此续航会降低一半,或者手机要做得更大以容纳更大的电池,用户就不会觉得这一功能有什么用。在这种情况下,功耗降低15%为移动用户创造了对消费者来说更友好的体验。 1α还为PC市场提供了更节能的DDR4和LPDDR4解决方案,对于当前在家工作和在家学习的环境,笔记本电脑需要更长的续航时间,这为其带来了移动性优势。我们的汽车客户也在使用我们的移动低功耗DRAM,例如LPDDR4和LPDDR5,因此他们也能受益于这种节能特性。 低能耗对电动汽车和自动驾驶汽车尤其有利。随着ADAS和AI等数据密集型汽车技术的兴起,现代联网汽车目前运行的代码超过1亿行,每秒需要进行数百万亿次的运算,与数据中心的计算性能水平不相上下。这些汽车,或者称之为车轮上的数据中心,需要管理高性能计算,但不能让司机不断地为电动汽车充电或者加油以满足高耗电应用需求——因此,1α DRAM的能效也将有助于降低能耗,帮助自动驾驶汽车以更低的排放实现绿色交通的承诺。汽车所需的密集计算和处理带来的另一独特挑战是,所有的能量都会产生物理热量。在数据中心,我们可以通过风扇和水冷却等方式来管理热量,但在汽车中,热量很难释放出来。从用户体验的角度来看,司机们不愿意听到车内有嘈杂的风扇声,而且,对于成本敏感的汽车,水冷却并不实用。通过降低能耗,我们的1α低功耗DRAM还将减少自动驾驶汽车和智能汽车中多余的热量,实现对驾驶员来说更友好和更环保的体验。 普通工艺制程我们通常用40nm、22nm、7nm等数字直接来表示,在内存中使用1x、1y和1z等。请给我们分享下这种制程的节点的表达,与实际的“nm”有何关系?为何在DRAM上要采用不一样的工艺节点表达方式? Thy Tran:存储行业在节点与节点间往往遵循类似的规律。例如,在本世纪初我们处在180nm节点。大约十年前,我们来到22nm节点。正如您所知,几年前,我们在内存行业不再使用确切的数字,而是开始使用1x、1y和1z之类的术语。其原因很复杂,但很大程度上是因为确切的数字与性能没有很好的相关性。电路结构是三维的,使用线性的衡量方式并不适合。因此,每一个新字母都代表一个新的制程,表示性能有了很大的提高。特别是对于DRAM,节点的名称通常对应于最小特征尺寸,即内存单元阵列激活区的“半间距”的尺寸。对于1α,您可以将其视为10nm级别的第四代制程,其半间距在10nm到19nm之间。从1x纳米到1y、1z和1α,这一尺寸变得越来越小。我们是从1x开始的,但随着节点的不断缩小,要不断命名下一节点,就达到了罗马字母表的末尾。所以我们改用希腊字母alpha、beta、gamma等等。 EUV目前无法应用于DRAM生产的原因是什么?何时EUV可以满足DRAM生产需求?关于EUV,我们专有的创新多重曝光(multi-patterning)制程能够满足目前的性能和成本要求。通过我们的制程解决方案和先进的控制能力,我们可以满足技术节点的要求。 此外,EUV未必是制程发展的关键促成因素,而且目前EUV设备的性能也不如先进的浸润式光刻技术。虽然EUV技术还在改进,但其成本和性能仍然落后于当前的多重曝光和先进的浸润式光刻技术。其中一个原因是,EUV波长太短,光线不能透过玻璃,因此在进行EUV光刻时,传统的光学透镜不起作用。我们正在不断评估EUV,相信在未来三年内,EUV会取得必要的进展,在成本和性能上能够与先进的间距倍增和浸润式技术相竞争。当该技术符合我们的要求时,我们会在适当的时候引入。目前,美光拥有先进的光刻能力和间距倍增方法,可满足曝光要求,并拥有前沿的技术,以确保良好的层间堆叠。 美光的1α是如何突破物理极限的?之后的beta,gamma...将如何继续实现制程的缩进?一些物理限制和挑战包括:实现足够大的单元存储节点电容、阵列杂散(电阻和电容)以及曝光(即确定晶圆上的电路图案)等传统挑战。我们使用的制程和设备解决方案大大缩小了电路中的图案和特征尺寸,同时仍然满足电气要求,从而使我们能够不断向前迈进。 光刻能力决定了我们如何确定曝光流程。我们使用193nm浸润式光刻机和配备最新计算光刻技术的先进光刻掩膜板,从而实现了40nm以下制程。 为进一步发展,我们使用了四重曝光,这是一系列非光刻步骤,将一个大的特征尺寸分成两个,然后再分成四个特征尺寸,每个特征尺寸是原始特征尺寸的四分之一。早在2007年,美光就率先采用双重曝光开发了闪存产品。采用这一制程,我们可以精确地曝光出需要的细微特征尺寸,但是离一个完整的裸片还有很长的路要走,更不用说大批量生产了。我们只是刚刚勾画出一层的特征尺寸,而每个芯片有几十层。非常自豪的是,我们能够精确地控制层间的叠加。准确无误地做到这一点是让整个过程顺利进行的关键。然后我们必须把电路图案转变成功能电路器件,比如控制读写数据的晶体管以及可以存储代表1和0的电荷的高而薄的电容。这个过程意味着必须精确地控制材料构成以及这些材料的机械和电性能,并且每次都完全相同。我们充分发挥圆晶厂、实验室和合作伙伴的先进和创新优势,使这一切成为可能,并克服了DRAM扩展(或缩小)带来的物理挑战。我们对这个节点还采取了不同的方法,使风险承受能力更强。我们不是被动地等待数据以证明新技术可行,而是先行承担了更多的风险,然后开始确定缓解和降低风险的方法。这种基于工程知识和创新能力来博弈新方法的模式,使我们能够更积极地实现1α目标,同时为将来的节点应用这些新方法奠定了可扩展的基础。 展望未来,我们希望在后续节点(如beta和gamma)中继续这一创新,同样把重点放在制程改进上,并借鉴之前节点的经验教训。我们甚至利用从NAND团队那里学到的制程经验,他们最近推出了世界上第一款176层3D NAND,取得了业界领先的成就。此外,值得注意的是,我们的1α里程碑是通过技术开发、设计、产品和测试工程、制造和质量等各方面的协作来实现的——这是我们第一次进行如此全面的多学科协作,我们1α节点的领先优势充分证明了其可行性。我们希望通过同样的整体合作,在未来的节点上继续突破,使美光始终站在DRAM行业创新的最前沿。 *Quad patterning process flow (图片来源: Lam Research)*1α工艺的制造过程中是否有引入新类型的设备?我们的创新和创举无处不在:新材料,包括更好的导体、更好的绝缘体;用于沉积的新设备,修改或者有选择地去除、蚀刻这些材料。美光的领导团队非常愿意投资提升我们的节点领导优势,并提供了资源和新设备,全方位增强我们的制程能力。我们还将我们称之为晶圆厂的制造工厂发展成人工智能驱动的高度自动化工厂,不可不谓之奇迹。美光在世界各地拥有数以万计的科学家和工程师,致力于开发大家每天使用的内存、存储和加速器技术。我们设计电路、光掩膜技术、制程技术和封装技术,涉及从硅片到系统的各个领域。此外,美光拥有世界上最先进的智能工厂,世界经济论坛将我们新加坡和台湾地区工厂加入其Global Lighthouse Network(全球灯塔工厂网络),该网络包括了在应用第四次工业革命技术方面发挥了领导作用的很多领先制造商。美光是否有布局在DRAM的替代产品上?如果有的话,哪种产品和技术会是一种更有可能的更好的选择?对于应用,内存和存储技术有一个典型的性能与容量三角关系。三角形的顶部是DRAM,对于要求最苛刻的易失性应用,DRAM在数据延迟和耐久性方面是最好的。三角形的底部是闪存技术(TLC、QLC),它们是块存储应用的最佳选择。随着大量资本投资于创新设计,我们认为DRAM和NAND未来十年仍然会占据这种架构的顶部和底部。 美光不断探索新兴的内存技术,但我们的研究(如下所示)表明,DRAM仍然最适合低延迟易失性应用。MRAM,例如STTRAM,具有易于与逻辑半导体制程集成的优点,然而,STTRAM的数据延迟和能耗稍高于DRAM,耐久性也差一些,并且在密度方面还存在设计实现难点。因此,业界是否采用Logic+STTRAM还有待观察。RRAM是一种有趣的低延迟块存储技术,但目前还难以确定其面密度的经济性是否能带来广泛的市场部署。总的来说,新内存技术的研究和创新是非常激动人心的,但要赶超DRAM和NAND尚需时日。

    时间:2021-04-02 关键词: 美光 DRAM 内存

  • SK海力士CEO官宣:未来十年加大研发10nm以下芯片工艺

    SK海力士CEO官宣:未来十年加大研发10nm以下芯片工艺

    Hynix 海力士芯片生产商,源于韩国品牌英文缩写"HY"。海力士即原现代内存,2001年更名为海力士。海力士半导体是世界第三大DRAM制造商,也在整个半导体公司中占第九位。2019年9月5日,SK海力士设在中国无锡的半导体工厂已经完全使用中国生产的氟化氢取代了日本产品。 海力士为原来的现代内存,2001年更名为海力士。2012年更名SK hynix。海力士半导体在1983年以现代电子产业有限公司成立,在1996年正式在韩国上市,1999年收购LG半导体,2001年将公司名称改为(株)海力士半导体,从现代集团分离出来。2004年10月将系统IC业务出售给花旗集团,成为专业的存储器制造商。2012年2月,韩国第三大财阀SK集团宣布收购海力士21.05%的股份从而入主这家内存大厂。 2019年9月5日,据韩国《中央日报》报道,在日本政府限制向韩国出口氟化氢、光刻胶、含氟聚酰亚胺等尖端半导体材料后,SK海力士设在中国无锡的半导体工厂已经完全使用中国生产的氟化氢取代了日本产品。 3月25,据国外媒体报道,SK海力士是全球重要的存储芯片制造商,他们在去年10月份同英特尔达成了协议,将以90亿美元收购英特尔大部分的NAND闪存及存储业务,收购之后就将超过日本的Kioxia,成为仅次于三星的全球第二大NAND闪存制造商,并会缩小与三星的差距。 全球第二大内存芯片制造商SK海力士表示,数据中心作为几乎所有在线服务的基础设施,其数量将在未来四年增加一倍,成为半导体需求下一次大幅飙升的主因。 SK海力士 CEO 李世熙(Lee Seok-hee)周日在一个行业论坛中表示,在5G网络、人工智能和自动驾驶汽车等新技术的刺激下,数据和带宽消耗将呈指数级增长;到2025年,超大规模数据中心的数量将翻一番,达到1060个,为社交媒体、在线游戏、智能农业和互联工厂等各个领域提供基础设施和分布系统。 疫情之下,半导体的重要性得到前所未有的凸显。首先是家用电器的需求涌起热潮,随后各个细分市场的反弹速度超过预期,汽车芯片的销量也随之增加。 在报道中,韩国媒体表示,研发10nm以下工艺的DRAM,要求SK海力士等半导体厂商,克服光刻技术方面的挑战。在NAND方面,SK海力士已经研发出了176层堆叠的3D NAND。 除了通过收购扩大规模、获得知识产权及研发人员,SK海力士也在致力于研发更先进的DRAM和NAND产品。 韩国媒体的报道显示,在2021年IEEE(电气电子工程师学会)国际可靠性物理研讨会上发表演讲时,SK海力士CEO李锡熙(Lee Seok-Hee)就表示,在未来十年,他们将致力于克服材料、结构和可靠性方面的挑战,开发10nm以下工艺的DRAM和600堆叠层的NAND。 目前,海力士在DRAM存储器供应上仅次于三星电子,为使NAND业务不断增长,已豪掷90亿美元收购英特尔的存储部门。李锡熙表示,收购英特尔的闪存业务将让公司的收入结构更加平衡,目前内存业务占比72%,闪存业务收入占比24% 收购英特尔的闪存业务后,韩国存储器巨头SK海力士预计其闪存收入将在五年内达到收购前的三倍。11月4日,SK海力士(660.KS)首席执行官李锡熙(Seok-Hee Lee)在其财报沟通会上做出上述表示。“收购后,我们会尽力成为最好的存储器玩家,而不仅仅是内存领域的领袖”,李锡熙说。他表示,公司将在未来三年着力于闪存业务的自我可持续能力。 两周前,英特尔宣布把存储业务以90亿美元的价格出售给SK海力士,包括英特尔的NAND(非易失性存储)固态硬盘业务、NAND组件和晶圆业务,以及位于中国大连的NAND闪存生产基地。双方预计,交易将在2025年彻底完结。 上述收购完成后,SK海力士在闪存市场的市占率将达到两成以上,排在龙头三星之后。此外,海力士计划五年内从荷兰供应商ASML处购买4.75万亿韩元的极紫外光刻机。EUV光刻技术将帮助公司开发更先进的芯片制造方法。 按照李锡熙的预测,先是CPU和内存之间的通道数增加, 使得接近内存处理器速度增加,然后是内存处理速度增加,最终,内存开始承担部分计算任务,和CPU整合到一颗芯片中。由于SK海力士不生产CPU,那么到底是谁取代谁呢?李锡熙话锋一转,回应称需要的是跨行业合作。 此外,SK海力士还对核心业务DRAM和NAND芯片做了单独描摹,称正在积极使用EUV光刻技术,并客服材料、结构、可靠性方面的诸多挑战,在未来10年内大规模量产10nm级DRAM(1a nm、1b nm、1c nm……)、600层的3D闪存等。对此,大家怎么看呢?

    时间:2021-03-25 关键词: 芯片 SK海力士 DRAM

  • SRAM与DRAM有啥区别?

    在半导体存储器的发展中,静态存储器(SRAM)由于其广泛的应用成为其中不可或缺的重要一员。 对于CPU来说,RAM就像是一条长长的有很多空格的细线,每个空格都有一个唯一的地址与之相对应。如果CPU想要从RAM中调用数据,它首先需要给地址总线发送编号,请求搜索图书(数据),然后等待若干个时钟周期之后,数据总线就会把数据传输给CPU,看图更直观一些: 下面该介绍一下今天的主角SRAM:SRAM —— “Static RAM(静态随机存储器)”的简称,所谓“静态”,是指这种存储器只要保持通电,里面储存的数据就可以恒常保持。这里与我们常见的DRAM动态随机存储器不同,具体来看看有哪些区别: SRAM不需要刷新电路即能保存它内部存储的数据,而DRAM(Dynamic Random Access Memory)每隔一段时间,要刷新充电一次,否则内部的数据即会消失,因此SRAM具有较高的性能,功耗较小。 此外,SRAM主要用于二级高速缓存(Level2 Cache),它利用晶体管来存储数据,与DRAM相比,SRAM的速度快,但在相同面积中SRAM的容量要比其他类型的内存小。 但是SRAM也有它的缺点,集成度较低,相同容量的DRAM内存可以设计为较小的体积,但是SRAM却需要很大的体积,同样面积的硅片可以做出更大容量的DRAM,因此SRAM显得更贵。 还有,SRAM的速度快但昂贵,一般用小容量SRAM作为更高速CPU和较低速DRAM 之间的缓存。最后总结一下: SRAM成本比较高 DRAM成本较低(1个场效应管加一个电容) SRAM存取速度比较快 DRAM存取速度较慢(电容充放电时间) SRAM一般用在高速缓存中 DRAM一般用在内存条里 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2021-02-26 关键词: 静态存储器 SRAM DRAM

  • 逾19亿元!长鑫存储DRAM产品迎兆易创新大订单

    2021年2月8日,兆易创新召开第三届董事会第二十二次会议及第三届监事会第二十次会议,审议通过了《关于拟签署框架采购协议及预计2021年度日常关联交易额度的议案》。 据兆易创新公告称,北京兆易创新科技股份有限公司及子公司与长鑫存储技术有限公司及其全资子公司长鑫存储技术(香港)有限公司的采购DRAM产品、开展产品联合开发平台合作的日常关联交易。 对2021年度日常关联交易情况进行预计如下:  兆易创新2021年将向长鑫存储、长鑫存储(香港)采购DRAM产品额度为3亿美元(19亿人民币),与长鑫存储产品联合开发平台合作额度3,000万元人民币。 来源:公开信息 此前,在2020年度,兆易创新通过旗下全资子公司芯技佳易从长鑫存储(香港)采购DRAM产品的金额为37,255.36 万元,兆易创新与长鑫存储开展产品联合开发平台合作实际发生额为 1,966.68 万元人民币(该数据尚未经审计)。 兆易创新2020年三大产品线NOR Flash、NAND Flash及MCU业务强劲。此前市场不断有兆易创新关于DRAM业务的消息传出,对此,兆易创新表示自研的DRAM正按照原计划进行,预期2021年上半年会有产品出来。就目前来看,相较于2020年,兆易创新2021年度向长鑫存储采购的DRAM产品、产品联合开发平台合作额度明显增加,正在加大DRAM业务合作。 兆易创新也强调,关联交易事项基于日常业务往来, 且按一般商业条款签订,定价原则公平公允,符合公司经营发展需要,符合全体股东利益,公司业务不会因此对关联方形成较大的依赖。  END 来源:闪存市场 版权归原作者所有,如有侵权,请联系删除。 ▍ 推荐阅读 缺芯少货、华为跌落……2021年智能手机市场或将迎来大变化! 突发!中芯国际被移除美国金融市场 中国构建全球首个星地量子通信网! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2021-02-10 关键词: 兆易创新 长鑫存储 DRAM

  • 美光发布1α DRAM 制程技术,引领DRAM技术革新

    美光发布1α DRAM 制程技术,引领DRAM技术革新

    内存和存储领域仍将保持高速增长势头 据Sumit分享,目前已经有多个成长动能因素交织在一起:汽车业需求逐步反弹,5G手机数量今年将实现翻倍增长,疫情带来的线上业务增多同样也发挥巨大推动作用。旺盛的内存和存储市场需求对于制造商的生产能力也提出了更高的要求,而这一部分的压力主要是集中在DRAM这边。据Sumit先生观察,在当前第一季度已经可以看到某些DRAM产品的价格有所上涨,并且随着全球经济复苏这种供给紧俏的现象还会持续下去。而在NAND端目前虽然市场供应充足,随着价格浮动市场会自行进行调节,在年底有望达到产能稳定。 在此次媒体会上,美光发布了其最新的1α DRAM 制程技术,这代表着业界DRAM技术的最高水平。对于美光上一代1z DRAM 制程,1α 技术将内存密度提升了 40%。采用该制程技术的LPDDR5产品将在实现更高性能同时达到更好的功耗表现,为一共行业提供15%节能的DRAM平台,帮助5G手机实现更长续航表现。1α 工艺制程提供了从8Gb~16Gb的密度,DDR4和LPDDR4产品也可以使用该新工艺来生产。所以针对有着存量市场的客户而言,可以采用更低成本实现系统性能提升,例如数据中心等。 从美光科技最新公布的财报信息来看,在截至去年12月3日的2021财年第一财季,美光科技营收较上一财年同期增12.23%。而随着2021年全球经济复苏、5G手机普及以及中国双循环和新基建的开启,美光在2021年的有着强劲的增长机会。在2021年作为NAND和DRAM技术先驱者的美光又将给我们带来哪些突破性的技术革新,让我们拭目以待。

    时间:2021-02-02 关键词: 美光 DRAM 内存

  • 美光率先于业界推出 1α DRAM 制程技术

    美光率先于业界推出 1α DRAM 制程技术

    2021年 1 月 27 日,中国上海 — 内存与存储解决方案领先供应商 Micron Technology Inc. (美光科技股份有限公司) 今日宣布批量出货基于 1α (1-alpha) 节点的 DRAM 产品。该制程是目前世界上最为先进的 DRAM 技术,在密度、功耗和性能等各方面均有重大突破。这是继最近首推全球最快显存和 176 层 NAND 产品后,美光实现的又一突破性里程碑,进一步加强了公司在业界的竞争力。 美光技术与产品执行副总裁 Scott DeBoer 先生表示:“ 1α 节点印证了美光在 DRAM 领域的领先成就,同时也是我们对前沿设计和技术不懈追求的成果。对比我们上一代的 1z DRAM 制程,1α 技术将内存密度提升了 40%,为将来的产品和内存创新提供了坚实的基础。” 美光计划于今年将 1α 节点全面导入其 DRAM 产品线,从而更好地支持广泛的 DRAM 应用领域——为包括移动设备和智能车辆在内的各种应用提供更强的性能。 美光继续领跑多个内存应用市场 美光执行副总裁兼首席商务官 Sumit Sadana 先生表示:“我们全新的 1α 技术将为手机行业带来最低功耗的 DRAM,同时也使美光于数据中心、客户端、消费领域、工业和汽车领域的 DRAM 客户受益匪浅。内存和存储预计是未来十年增长最快的半导体市场,美光凭借领先业界的 DRAM 和 NAND 技术,将在这个快速增长的市场中立于不败之地。” 美光的 1α 技术节点使内存解决方案更节能、更可靠,并为需要最佳低功耗 DRAM 产品的移动平台带来运行速度更快的 LPDDR5。美光为移动行业提供最低功耗的 DRAM 平台,实现了 15% 的节能[1],使 5G 用户在不牺牲续航的同时能在手机上进行更多任务操作。 美光的 1α 先进内存节点提供 8Gb 至 16Gb 的密度,将助力美光现有的 DDR4 和 LPDDR4 系列产品延长生命周期,并能为美光在服务器、客户端、网络和嵌入式领域的客户提供更低功耗、更可靠的产品及更全面的产品支持,从而降低客户再次验证的成本。对于具备较长产品生命周期的汽车嵌入式解决方案、工业 PC 和边缘服务器等应用场景而言,1α 制程同样保证了在整个系统生命周期内更具优势的总体拥有成本。 供应情况 美光位于台湾地区的工厂已开始批量生产 1α 节点 DRAM,首先出货的是面向运算市场的DDR4 内存以及英睿达 (Crucial) 消费级 PC DRAM 产品。美光同时也已开始向移动客户提供 LPDDR4 样片进行验证。公司将在 2021 自然年内推出基于该技术的更多新产品。

    时间:2021-01-27 关键词: 制程技术 美光 DRAM

  • 美光率先于业界推出1α DRAM制程技术

    2021年1月27日,中国上海——内存与存储解决方案领先供应商Micron Technology Inc.(美光科技股份有限公司)今日宣布批量出货基于1α(1-alpha)节点的DRAM产品。该制程是目前世界上最为先进的DRAM技术,在密度、功耗和性能等各方面均有重大突破。这是继最近首推全球最快显存和176层NAND产品后,美光实现的又一突破性里程碑,进一步加强了公司在业界的竞争力。 美光技术与产品执行副总裁Scott DeBoer先生表示:“1α节点印证了美光在DRAM领域的领先成就,同时也是我们对前沿设计和技术不懈追求的成果。对比我们上一代的1z DRAM制程,1α技术将内存密度提升了40%,为将来的产品和内存创新提供了坚实的基础。” 美光计划于今年将1α节点全面导入其DRAM产品线,从而更好地支持广泛的DRAM应用领域——为包括移动设备和智能车辆在内的各种应用提供更强的性能。 美光继续领跑多个内存应用市场 美光执行副总裁兼首席商务官Sumit Sadana先生表示:“我们全新的1α技术将为手机行业带来最低功耗的DRAM,同时也使美光于数据中心、客户端、消费领域、工业和汽车领域的DRAM客户受益匪浅。内存和存储预计是未来十年增长最快的半导体市场,美光凭借领先业界的DRAM和NAND技术,将在这个快速增长的市场中立于不败之地。” 美光的1α技术节点使内存解决方案更节能、更可靠,并为需要最佳低功耗DRAM产品的移动平台带来运行速度更快的LPDDR5。美光为移动行业提供最低功耗的DRAM平台,实现了15%的节能,使5G用户在不牺牲续航的同时能在手机上进行更多任务操作。 美光的1α先进内存节点提供8Gb至16Gb的密度,将助力美光现有的DDR4和LPDDR4系列产品延长生命周期,并能为美光在服务器、客户端、网络和嵌入式领域的客户提供更低功耗、更可靠的产品及更全面的产品支持,从而降低客户再次验证的成本。对于具备较长产品生命周期的汽车嵌入式解决方案、工业PC和边缘服务器等应用场景而言,1α制程同样保证了在整个系统生命周期内更具优势的总体拥有成本。 供应情况 美光位于台湾地区的工厂已开始批量生产1α节点DRAM,首先出货的是面向运算市场的DDR4内存以及英睿达(Crucial)消费级PC DRAM产品。美光同时也已开始向移动客户提供LPDDR4样片进行验证。公司将在2021自然年内推出基于该技术的更多新产品。

    时间:2021-01-27 关键词: 美光 DRAM 内存

  • 美光:5G引发的内存和存储演进

    美光:5G引发的内存和存储演进

    时间:2021-01-15 关键词: 美光科技 NAND DRAM

  • 你知道DRAM为何物?DRAM、SDRAM、DDR SDRAM都了解吗?

    你知道DRAM为何物?DRAM、SDRAM、DDR SDRAM都了解吗?

    DRAM是我们常用的存储之一,对于DRAM,我们也相对比较熟悉。在往期DRAM相关文章中,小编对DRAM的工作原理等知识都有所介绍。但是,当大家同时面对DRAM、SDRAM以及DDR SDRAM时,大家能够很快的反应出来每一个都是什么吗?本文中,小编将对这些概念加以介绍。如果你对本文即将阐述的内容具有兴趣,不妨继续往下阅读哦。 一、DRAM DRAM较其它内存类型的一个优势是它能够以IC(集成电路)上每个内存单元更少的电路实现。DRAM 的内存单元基于电容器上贮存的电荷。典型的DRAM 单元使用一个电容器及一个或三个FET(场效应晶体管)制成。典型的SRAM (静态随机访问内存)内存单元采取六个FET 器件,降低了相同尺寸时每个IC 的内存单元数量。与DRAM 相比,SRAM 使用起来更简便,接口更容易,数据访问时间更快。 DRAM核心结构由多个内存单元组成,这些内存单元分成由行和列组成的两维阵列(参见图1)。访问内存单元需要两步。先寻找某个行的地址,然后在选定行中寻找特定列的地址。换句话说,先在DRAM IC 内部读取整个行,然后列地址选择DRAM IC I/O(输入/ 输出)针脚要读取或要写入该行的哪一列。 DRAM读取具有破坏性,也就是说,在读操作中会破坏内存单元行中的数据。因此,必需在该行上的读或写操作结束时,把行数据写回到同一行中。这一操作称为预充电,是行上的最后一项操作。必须完成这一操作之后,才能访问新的行,这一操作称为关闭打开的行。 对计算机内存访问进行分析后表明,内存访问中最常用的类型是读取顺序的内存地址。这是合理的,因为读取计算机指令一般要比数据读取或写入更加常用。此外,大多数指令读取在内存中顺序进行,直到发生到指令分支或跳到子例程。 图1. DRAMs 内存单元分成由行和列组成的两维阵列。 DRAM的一个行称为内存页面,一旦打开行,您可以访问该行中多个顺序的或不同的列地址。这提高了内存访问速度,降低了内存时延,因为在访问同一个内存页面中的内存单元时,其不必把行地址重新发送给DRAM。结果,行地址是计算机的高阶地址位,列地址是低阶地址位。由于行地址和列地址在不同的时间发送,因此行地址和列地址复用到相同的DRAM 针脚上,以降低封装针脚数量、成本和尺寸。一般来说,行地址尺寸要大于列地址,因为使用的功率与列数有关。 早期的RAM拥有控制信号,如RAS# (行地址选择低有效)和CAS# (列地址选择低有效),选择执行的行和列寻址操作。其它DRAM 控制信号包括用来选择写入或读取操作的WE# (写启动低有效)、用来选择DRAM的CS#(芯片选择低有效)及OE# (输出启动低有效)。早期的DRAM拥有异步控制信号,并有各种定时规范,涵盖了其顺序和时间关系,来确定DRAM 工作模式。 早期的DRAM读取周期有四个步骤。第一步,RAS# 与地址总线上的行地址变低。第二步,CAS# 与地址总线上的列地址变低。第三步,OE#变低,读取数据出现在DQ 数据针脚上。在DQ 针脚上提供数据时,从第一步第三步的时间称为时延。最后一步是RAS#, CAS# 和OE# 变高(不活动),等待内部预充电操作在破坏性读取后完成行数据的恢复工作。从第一步开始到最后一步结束的时间是内存周期时间。上述信号的信号定时与边沿顺序有关,是异步的。这些早期DRAM没有同步时钟操作。 DRAM 内存单元必需刷新,避免丢失数据内容。这要求丢失电荷前刷新电容器。刷新内存由内存控制器负责,刷新时间指标因不同DRAM内存而不同。内存控制器对行地址进行仅RAS# 循环,进行刷新。在仅RAS# 循环结束时,进行预充电操作,恢复仅RAS# 循环中寻址的行数据。一般来说,内存控制器有一个行计数器,其顺序生成仅RAS# 刷新周期所需的所有行地址。 刷新策略有两个(参见图2)。第一个策略内存控制器在刷新周期突发中顺序刷新所有行,然后把内存控制返回处理器,以进行正常操作。在到达最大刷新时间前,会发生下一个刷新操作突发。第二个刷新策略是内存控制器使用正常处理器内存操作隔行扫描刷新周期。这种刷新方法在最大刷新时间内展开刷新周期。 图2. DRAM 刷新实现方案包括分布式刷新和突发刷新。 早期的DRAM 演进及实现了DRAM IC 上的刷新计数器,处理顺序生成的行地址。在DRAM IC 内部,刷新计数器是复用器输入,控制着内存阵列行地址。另一个复用器输入来自外部地址输入针脚的行地址。这个内部刷新计数器不需要内存控制器中的外部刷新计数器电路。部分DRAM 在RAS# 周期前支持一个CAS#,以使用内部生成的行地址发起刷新周期。 二、SDRAM 在接口到同步处理器时,DRAM 的异步操作带来了许多设计挑战。 SDRAM (同步DRAM)是为把DRAM操作同步到计算机系统其余部分,而不需要根据CE# (芯片启动活动低)、RAS#、CAS#和WE#边沿转换顺序定义所有内存操作模式而设计的。 SDRAM增加了时钟信号和内存命令的概念。内存命令的类型取决于SDRAM 时钟上升沿上的CE#, RAS#,CAS# 和WE# 信号状态。产品资料根据CE#, RAS#,CAS# 和WE# 信号状态,以表格形式描述内存命令。 例如,Activate (激活)命令向SDRAM发送一个行地址,打开内存的一个行(页面)。然后是一个Deselect (反选)命令序列,在对列地址发送Read 或Write 命令前满足定时要求。一旦使用AcTIvate命令打开内存的行(页面),那么可以在内存的该行(页面)上运行多个Read和Write命令。要求Precharge(预充电)命令,关闭该行,然后才能打开另一行。 表1. DDR SDRAM 数据速率和时钟速度。 三、DDR SDRAM 通过提高时钟速率、突发数据及每个时钟周期传送两个数据位(参见表1),DDR (双倍数据速率) SDRAM 提高了内存数据速率性能。DDR SDRAM 在一条读取命令或一条写入命令中突发多个内存位置。读取内存操作必需发送一条AcTIvate 命令,后面跟着一条Read 命令。内存在时延后以每个时钟周期两个内存位置的数据速率应答由两个、四个或八个内存位置组成的突发。因此,从两个连续的时钟周期中读取四个内存位置,或把四个内存位置写入两个连续的时钟周期中。 DDR SDRAM 有多个内存条,提供多个隔行扫描的内存访问,从而提高内存带宽。内存条是一个内存阵列,两个内存条是两个内存阵列,四个内存条是四个内存阵列,依此类推(参见图3)。四个内存条要求两个位用于内存条地址(BA0 和BA1)。 图3. DDR SDRAM中多个内存条提高了访问灵活性,改善了性能。 例如,有四个内存条的DDR SDRAM的工作方式如下。首先,AcTIvate命令在第一个内存条中打开一行。第二个AcTIvate命令在第二个内存条中打开一行。现在,可以把Read 或Write 命令的任意组合发送到打开行的第一个内存条或第二个内存条。在内存条上的Read 和Write 操作结束时,Precharge 命令关闭行,内存条对Activate 命令准备就绪,可以打开一个新行。 注意,DDR SDRAM要求的功率与打开行的内存条数量有关。打开的行越多,要求的功率越高,行尺寸越大,要求的功率越高。因此,对低功率应用,一次在每个内存条中只应打开一行,而不是一次打开行的多个内存条。 在内存条地址位连接到内存系统中的低阶地址位时,支持隔行扫描连续内存条中的连续内存字。在内存条地址位连接到内存系统中的高阶地址时,连续内存字位于同一个内存条中。 四、DDR2 SDRAM DDR2 SDRAM 较DDR SDRAM 有多处改进。DDR2SDRAM时钟速率更高,从而提高了内存数据速率(参见表2)。随着时钟速率提高,信号完整性对可靠运行内存变得越来越重要。随着时钟速率提高,电路板上的信号轨迹变成传输线,在信号线末端进行合理的布局和端接变得更加重要。 地址、时钟和命令信号的端接相对简明,因为这些信号是单向的,并端接在电路板上。数据信号和数据选通是双向的。内存控制器中心在写入操作中驱动这些信号,DDR2 SDRAM在读取操作中驱动这些信号。多个DDR2 SDRAM 连接到同一个数据信号和数据选通上,进一步提高了复杂度。多个DDR2 SDRAM 可以位于内存系统相同的DIMM上,也可以位于内存系统不同的DIMM上。结果,数据和数据选通驱动器和接收机不断变化,具体取决于读取/ 写入操作及访问的是哪个DDR2 SDRAM。 表2. DDR2 SDRAM 数据速率和时钟速度 通过提供ODT (芯片内端接),并提供ODT 信号,实现片内端接,并能够使用DDR2 SDRAM 扩展模式寄存器对片内端接值编程(75 欧姆、150 欧姆等等),DDR2SDRAM 改善了信号完整性。 片内端接大小和操作由内存控制器中心控制,与DDR2SDRAM DIMM 的位置及内存操作类型(读取或写入)有关。通过为数据有效窗口创建更大的眼图,提高电压余量、提高转换速率、降低过冲、降低ISI (码间干扰),ODT操作改善了信号完整性。 DDR2 SDRAM 在1.8V 上操作,降低了内存系统的功率,这一功率是DDR SDRAM 的2.5V 功率的72%。在某些实现方案中,行中的列数已经下降,在激活行进行读取或写入时降低了功率。 降低工作电压的另一个优势是降低了逻辑电压摆幅。在转换速率相同时,电压摆幅下降会提高逻辑转换速度,支持更快的时钟速率。此外,数据选通可以编程为差分信号。使用差分数据选通信号降低了噪声、串扰、动态功耗和EMI (电磁干扰),提高了噪声余量。差分或单端数据选通操作配置有DDR2 SDRAM 扩展模式寄存器。 DDR2 SDRAM 引入的一种新功能是附加时延,它使得内存控制器中心能够在Activate命令后,更快地灵活发送Read 和Write 命令。这优化了内存吞吐量,通过使用DDR2 SDRAM扩展模式寄存器对附加时延编程来配置。DDR2 SDRAM使用八个内存条,改善了1Gb和2GbDDR2 SDRAM 的数据带宽。通过隔行扫描不同的内存条操作,八个内存条提高了访问大型内存D D R 2SDRAM的灵活性。此外,对大型内存,DDR2 SDRAM支持最多八个内存条的突发长度。 五、DDR3 SDRAM DDR3 SDRAM 是一种性能演进版本,增强了SDRAM技术,它从800 Mb/s开始,这是大多数DDR2 SDRAM支持的最高数据速率。DDR3 SDRAM支持六档数据速率和时钟速度(参见表3)。DDR3-800/1066/1333SDRAM 于2007 年投入使用,DDR3-1600/1866SDRAM 则预计在2008 年投入使用,DDR3-2133SDRAM 则预计在2009 投入使用。 DDR3-1066 SDRAM的能耗低于DDR2-800 SDRAM,因为DDR3 SDRAM 的工作电压是1.5 V,是DDR2SDRAM 的83%,DDR2 SDRAM 的工作电压是1.8 伏。此外,DDR3 SDRAM数据DQ驱动器的阻抗是34欧姆,DDR2 SDRAM 的阻抗较低,是18 欧姆。 表3. 预计的DDR3 SDRAM 数据速率和时钟速度 DDR3 SDRAM 将从512 Mb 内存开始,将来将发展到8 Gb 内存。与DDR2 SDRAM 一样,DDR3 SDRAM 数据输出配置包括x4、x8 和x16。DDR3 SDRAM 有8 个内存条,DDR2 SDRAM 则有4 个或8 个内存条,具体视内存大小而定。 DDR2 和DDR3 SDRAM 都有4 个模式寄存器。DDR2 定义了前两个模式寄存器,另两个模式寄存器则预留给将来使用。DDR3使用全部4个模式寄存器。一个重要差异是DDR2 模式寄存器规定了读出操作的CAS 时延,写入时延则是1减去模式寄存器读出时延设置。DDR3模式寄存器对CAS 读出时延和写入时延的设置是唯一的。 DDR3 SDRAM使用8n预取架构,在4个时钟周期中传送8 个数据字。DDR2 SDRAM 使用4n 预取架构,在2个时钟周期中传送4 个数据字。 DDR3 SDRAM 模式寄存器可以编程为支持飞行突变,这会把传送8个数据字缩短到传送4个数据字,这在读出或写入命令期间把地址行12 设为低来实现。飞行突变在概念上与DDR2 和DDR3 SDRAM 中地址行10 的读出和写入自动预充电功能类似。 值得一提的另一个DDR3 SDRAM属性是差分的数据选通信号DQS,DDR2 SDRAM数据通信号则可以由模式寄存器编程为单端或差分。DDR3 SDRAM 还有一个新引脚,这个引脚为活动低异步RESET# 引脚,通过把SDRAM 置于已知状态,而不管当前状态如何,改善系统稳定性。DDR3 SDRAM 使用的FBGA 封装类型与DDR2 SDRAM 相同。 DDR3 DIMM为DIMM上的命令、时钟和地址提供了端接。采用DDR2 DIMM 的内存系统端接主板上的命令、时钟和地址。DIMM上的DDR3 DIMM端接支持飞行拓扑,SDRAM 上的每个命令、时钟和地址引脚都连接到一条轨迹上,然后这条轨迹终结在DIMM的轨迹端。这改善了信号完整性,其运行速度要快于DDR2 DIMM树型结构。 飞行拓扑为内存控制器引入了新的DDR3 SDRAM写入电平功能,考虑了写入过程中时钟CK和数据选通信号DQS 之间的定时偏移。DDR3 DIMM 的主要不同于DDR2 DIMM,防止把错误的DIMM 插入主板中。 以上便是此次小编带来的“DRAM”相关内容,通过本文,希望大家对DRAM、SDRAM、DDR SDRAM具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-12-17 关键词: 指数 SDRAM DRAM

  • DRAM/NAND工作原理是什么?DRAM、NAND有何区别?

    DRAM/NAND工作原理是什么?DRAM、NAND有何区别?

    DRAM是我们每天都会打交道的存储之一,可能大家对DRAM缩写较为陌生,翻译成中文便是动态随机存取存储器。为增进大家对DRAM的了解,本文将对DRAM工作原理以及DRAM和NAND之间的区别加以介绍。如果你对DARM具有兴趣,不妨继续往下阅读哦。 下面就DRAM与NAND在工作原理上做比较,弄清两者的区别: 什么是DRAM? DRAM(Dynamic Random Access Memory),即动态随机存取存储器,最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据,DRAM使用电容存储,所以必须隔一段时间刷新(refresh)一次,如果存储单元没有被刷新,存储的信息就会丢失。 (关机就会丢失数据) 工作原理 动态RAM的工作原理 动态RAM也是由许多基本存储元按照行和列地址引脚复用来组成的。 DRAM数据线 3管动态RAM的基本存储电路如图所示。在这个电路中,读选择线和写选择线是分开的,读数据线和写数据线也是分开的。 写操作时,写选择线为“1”,所以Q1导通,要写入的数据通过Q1送到Q2的栅极,并通过栅极电容在一定时间内保持信息。 读操作时,先通过公用的预充电管Q4使读数据线上的分布电容CD充电,当读选择线为高电平有效时,Q3处于可导通的状态。若原来存有“1”,则Q2导通,读数据线的分布电容CD通过Q3、Q2放电,此时读得的信息为“0”,正好和原存信息相反;若原存信息为“0”,则Q3尽管具备导通条件,但因为Q2截止,所以,CD上的电压保持不变,因而,读得的信息为“1”。可见,对这样的存储电路,读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相再送往数据总线。 什么是NAND? NAND闪存是一种比硬盘驱动器更好的存储设备,在不超过4GB的低容量应用中表现得犹为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品,NAND被证明极具吸引力。NAND闪存是一种非易失性存储技术,即断电后仍能保存数据。它的发展目标就是降低每比特存储成本、提高存储容量。 工作原理 闪存结合了EPROM的高密度和EEPROM结构的变通性的优点。 EPROM是指其中的内容可以通过特殊手段擦去,然后重新写入。其基本单元电路如下图所示。常采用浮空栅雪崩注入式MOS电路,简称为FAMOS。它与MOS电路相似,是在N型基片上生长出两个高浓度的P型区,通过欧姆接触分别引出源极S和漏极D。在源极和漏极之间有一个多晶硅栅极浮空在绝缘层中,与四周无直接电气联接。这种电路以浮空栅极是否带电来表示存1或者0,浮空栅极带电后(例如负电荷),就在其下面,源极和漏极之间感应出正的导电沟道,使MOS管导通,即表示存入0.若浮空栅极不带电,则不能形成导电沟道,MOS管不导通,即存入1。 EPROM基本单元结构 EEPROM基本存储单元电路的工作原理如图所示。与EPROM相似,它是在EPROM基本单元电路的浮空栅极的上面再生成一个浮空栅,前者称为第一级浮空栅,后者称为第二级浮空栅。可给第二级浮空栅引出一个电极,使第二级浮空栅极接某一电压VG。若VG为正电压,第一浮空栅极与漏极之间产生隧道效应,使电子注入第一浮空栅极,即编程写入。若使VG为负电压,强使第一浮空栅极的电子散失,即擦除。擦除后可重新写入。 EEPROM单元结构 闪存的基本单元电路与EEPROM类似,也是由双层浮空栅MOS管组成。但是第一层栅介质很薄,作为隧道氧化层。写入方法与EEPROM相同,在第二级浮空栅加正电压,使电子进入第一级浮空栅。读出方法与EPROM相同。擦除方法是在源极加正电压利用第一级浮空栅与漏极之间的隧道效应,将注入到浮空栅的负电荷吸引到源极。由于利用源极加正电压擦除,因此各单元的源极联在一起,这样,擦除不能按字节擦除,而是全片或者分块擦除。随着半导体技术的改进,闪存也实现了单晶体管设计,主要就是在原有的晶体管上加入浮空栅和选择栅, NAND闪存单元结构 NAND闪存阵列分为一系列128kB的区块(block),这些区块是NAND器件中最小的可擦除实体。擦除一个区块就是把所有的位(bit)设置为“1”(而所有字节(byte)设置为FFh)。有必要通过编程,将已擦除的位从“1”变为“0”。最小的编程实体是字节(byte)。一些NOR闪存能同时执行读写操作。虽然NAND不能同时执行读写操作,它可以采用称为“映射(shadowing)”的方法,在系统级实现这一点。这种方法在个人电脑上已经沿用多年,即将BIOS从速率较低的ROM加载到速率较高的RAM上。 以上便是此次小编带来的“DRAM”相关内容,通过本文,希望大家对DRAM、NAND的工作原理以及二者之间的区别具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-12-17 关键词: 指数 NAND DRAM

  • DRAM模块是什么?你知道DRAM的组织方式吗?

    DRAM模块是什么?你知道DRAM的组织方式吗?

    虽然很多人对DRAM不太熟悉,但是DRAM却并非新奇玩意儿。因为,在使用电脑的时候,我们都在和DRAM打交道。为增进大家对DRAM的认识程度,本文将基于两点对DRAM予以介绍:1.DRAM的组织方式介绍,2.DRAM模块介绍。如果你对DRAM及其相关知识具有兴趣,不妨继续往下阅读哦。 一、DRAM组织方式介绍 随着系统对内存容量、带宽、性能等方面的需求提高,系统会接入多个 DRAM Devices。而多个 DRAM Devices 不同的组织方式,会带来不同的效果。本文将对不同的组织方式及其效果进行简单介绍。 1. Single Channel DRAM Controller 组织方式 Single Channel 指 DRAM Controller 只有一组控制和数据总线。 在这种场景下,DRAM Controller 与单个或者多个 DRAM Devices 的连接方式如下所示: 1.1 连接单个 DRAM Device Single Channel 连接单个 DRAM Device 是最常见的一种组织方式。 由于成本、工艺等方面的因素,单个 DRAM Device 在总线宽度、容量上有所限制,在需要大带宽、大容量的产品中,通常接入多个 DRAM Devices。 1.2 连接多个 DRAM Devices 上图中,多个 DRAM Devices 共享控制和数据总线,DRAM Controller 通过 Chip Select 分时单独访问各个 DRAM Devices。此外,在其中一个 Device 进入刷新周期时,DRAM Controller 可以按照一定的调度算法,优先执行其他 Device 上的访问请求,提高系统整体内存访问性能。 NOTE:CS0 和 CS1 在同一时刻,只有一个可以处于使能状态,即同一时刻,只有一个 Device 可以被访问。 上述的这种组织方式只增加总体容量,不增加带宽。下图中描述的组织方式则可以既增加总体容量,也增加带宽。 上图中,多个 DRAM Devices 共享控制总线和 Chip Select 信号,DRAM Controller 同时访问每个 DRAM Devices,各个 Devices 的数据合并到一起,例如 Device 1 的数据输出到数据总线的 DATA[0:7] 信号上,Device 2 的数据输出到数据总线的 DATA[8:15] 上。这样的组织方式下,访问 16 bits 的数据就只需要一个访问周期就可以完成,而不需要分解为两个 8 bits 的访问周期。 2. MulTI Channel DRAM Controller 组织方式 MulTI Channel 指 DRAM Controller 只有多组控制和数据总线,每一组总线可以独立访问 DRAM Devices。 在这种场景下,DRAM Controller 与 DRAM Devices 的连接方式如下所示: 2.1 连接 Single Channel DRAM Devices 这种组织方式的优势在于多个 Devices 可以同时工作,DRAM Controller 可以对不同 Channel 上的 Devices 同时发起读写请求,提高了读写请求的吞吐率。 NOTE:CS0 和 CS1 在同一时刻,可以同时处于使能状态,即同一时刻,两个 Devices 可以同时被访问。 2.2 连接 MulTI Channel DRAM Device 在一些 DRAM 产品中,例如 LPDDR3、LPDDR4 等,引入了 MulTI Channel 的设计,即一个 DRAM Devices 中包括多个 Channel。这样就可以在单个 Device 上达成 Multi Channel 同时访问的效果,最终带来读写请求吞吐率的提升。 二、DRAM模块 DRAM 的英文全称是"Dynamic RAM",翻译成中文就是"动态随机存储器"。。DRAM 只能将数据保持很短的时间。为了保持数据,DRAM 必须隔一段时间刷新(refresh)一次。如果存储单元没有被刷新,数据就会丢失。 DRAM用于通常的数据存取。我们常说内存有多大,主要是指DRAM的容量。 所有的DRAM基本单位都是由一个晶体管和一个电容器组成。请看下图: 上图只是DRAM一个基本单位的结构示意图:电容器的状态决定了这个DRAM单位的逻辑状态是1还是0,但是电容的被利用的这个特性也是它的缺点。一个电容器可以存储一定量的电子或者是电荷。一个充电的电容器在数字电子中被认为是逻辑上的1,而“空”的电容器则是0。电容器不能持久的保持储存的电荷,所以内存需要不断定时刷新,才能保持暂存的数据。电容器可以由电流来充电——当然这个电流是有一定限制的,否则会把电容击穿。同时电容的充放电需要一定的时间,虽然对于内存基本单位中的电容这个时间很短,只有大约0.2-0.18微秒,但是这个期间内存是不能执行存取操作的。 DRAM制造商的一些资料中显示,内存至少要每64ms刷新一次,这也就意味着内存有1%的时间要用来刷新。内存的自动刷新对于内存厂商来说不是一个难题,而关键在于当对内存单元进行读取操作时保持内存的内容不变——所以DRAM单元每次读取操作之后都要进行刷新:执行一次回写操作,因为读取操作也会破坏内存中的电荷,也就是说对于内存中存储的数据是具有破坏性的。所以内存不但要每64ms刷新一次,每次读操作之后也要刷新一次。这样就增加了存取操作的周期,当然潜伏期也就越长。 SRAM,静态(Static)RAM不存在刷新的问题,一个SRAM基本单元包括4个晶体管和2个电阻。它不是通过利用电容充放电的特性来存储数据,而是利用设置晶体管的状态来决定逻辑状态——同CPU中的逻辑状态一样。读取操作对于SRAM不是破坏性的,所以SRAM不存在刷新的问题。 SRAM不但可以运行在比DRAM高的时钟频率上,而且潜伏期比DRAM短的多。SRAM仅仅需要2到3个时钟周期就能从CPU缓存调入需要的数据,而DRAM却需要3到9个时钟周期(这里我们忽略了信号在CPU、芯片组和内存控制电路之间传输的时间)。 以上便是此次小编带来的“DRAM”相关内容,通过本文,希望大家对DRAM模块以及DRAM组织方式具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-12-17 关键词: 指数 DRAM模块 DRAM

  • DRAM具有哪些分类?DRAM控制器如何设计?

    DRAM具有哪些分类?DRAM控制器如何设计?

    DRAM作为PC必备器件之一,大家自然对DRAM较为熟悉。但是,大家知道DRAM存储具有哪些分类吗?大家了解DRAM控制器是如何设计出来的吗?如果你对DRAM以及本文即将要阐述的内容具有兴趣,不妨继续往下阅读哦。 一、DRAM存储分类 DRAM是Dynamic random access memory 的缩写,称为动态随机存取存储器。主要运用在对功耗要求不太高、系统缓存要求容量比较大速度要求比较快的系统。 广泛应用于各种电子系统,如PC、通信、DVB、DVD、LCD TV、监控等。 DRAM的分类: DRAM,Dynamic random access memory,是很快要淘汰的产品。 SDRAM ,SynchronousDRAM(单数据传输模式),主要应用于PC外的产品上 DDR SDRAM,DoubleDataRate(双数据传输模式),主要应用在PC上 RDRAM,Rambus DRAM,主要应用在PC上 ,比DDR 用得少。 二、基于VHDL设计DRAM控制器 80C186XL16位嵌入式微处理器是Intel公司在嵌入式微处理器市场的上导产品之一。为了方便地使用DRAM,降低系统成本,本文提出一种新颖的解决方案:利用80C186XL的时序特征,采用CPLD技术,并使用VHDL语言设计实现DRAM控制器。 (一)80C186XL RCU单元的资源 80C186XL的BIU单元提供20位地址总线,RCU单元也为刷新周期提供20位地址总线。80C186XL能够产生刷新功能,并将刷新状态编码到控制信号中。 嵌入式系统中DRAM控制器的CPLD解决方案 图1是RCU单元的方框图。它由1个9位递减定时计数器、1个9位地址计数器、3个控制寄存器和接口逻辑组成。当RCU使能时,递减定时计数器每一个CLKOUT周期减少1次,定时计数器的值减为1时,则产生刷新总线请求,递减定时计数器重载,操作继续。刷新总线周期具有高优先级,旦80C186XL总线有空,就执行刷新操作。 设计者可将刷新总线周期看成是“伪读”周期。刷新周期像普通读周期一样出现在80C186XL总线上,只是没有数据传输。从引脚BHE/RFSH和A0的状态可以判别刷新周期,如表1所列。刷新总线周期的时序要求如图2所示。 (二)80C186XL DRAM控制器的设计与运行 DRAM存在着大量、复杂的时序要求,其中访问时间的选择、等待状态以及刷新方法是至关重要的。DRAM控制器必须正确响应80C186XL的所有总线周期,必须能将DRAM的部周期和其它访问周期分辨出来,其访问速度必须足够快,以避免不必要的等待周期。 在设计时,我们采用XC95C36-15 CPLD[2]以及4Mbits的V53C8258[3]DRAM作范例。15ns的CPLD,速度相对较高,价格比较便宜。用它设计成的DRAM控制器允许80C186XL的工作速度高达20MHz,并且XC95C36有异步时钟选择项。这种特性对本设计有很大的好处。 图3是80C186XL DRAM控制器和存储器的功能框图。 DRAM控制器由80C186XL状态信号S2、S1和S0的解码来检测总线的开始、类型和结束。这些状态线是在CLKOUT的上升沿开始有效,在CLKOUT的下降沿失效的。DRAM控制器发出的RAS和CAS信号应该在CLKOUT的下降沿同时有效,行列地址应该在CLKOUT上升沿附近提供。 DRAM控制器应该在CLKOUT的两个沿都应能正常操作。通过启用XC95C36的异步时钟选择项,每个XC95C36宏单元可以从可编程与阵列获得时钟。DRAM控制器使用80C186XL的CLKOUT信号作时钟输入。 DRAM控制器主要由两个相互联的状态机构成。这两个状态机,使得DRAM的控制与80C186XL是否进行等待状态无关。状态机A和地址多路控制信号(MUX)在CLKOUT的上升沿锁存。状态机B和RAS及CAS的逻辑在CLKOUT的下降沿锁存。 以上便是此次小编带来的“DRAM”相关内容,通过本文,希望大家对DRAM的4大分类以及如何进行DRAM控制器设计具备初步的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-30 关键词: 指数 dram控制器 DRAM

  • 大牛带你剖析DRAM,DRAM与其它存储有何区别?

    大牛带你剖析DRAM,DRAM与其它存储有何区别?

    DRAM是目前常见的存储之一,但DRAM并非唯一存储器件,NAND也是存储设备。那么DRAM和NAND之间有什么区别呢?DRAM和NAND的工作原理分别是什么呢?如果你对DRAM和NAND具有兴趣,不妨继续往下阅读哦。 一、DRAM (一)何为DRAM DRAM(Dynamic Random Access Memory),即动态随机存取存储器,最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据,DRAM使用电容存储,所以必须隔一段时间刷新(refresh)一次,如果存储单元没有被刷新,存储的信息就会丢失。 (关机就会丢失数据) (二)工作原理 动态RAM的工作原理 动态RAM也是由许多基本存储元按照行和列地址引脚复用来组成的。 DRAM数据线 3管动态RAM的基本存储电路如图所示。在这个电路中,读选择线和写选择线是分开的,读数据线和写数据线也是分开的。 写操作时,写选择线为“1”,所以Q1导通,要写入的数据通过Q1送到Q2的栅极,并通过栅极电容在一定时间内保持信息。 读操作时,先通过公用的预充电管Q4使读数据线上的分布电容CD充电,当读选择线为高电平有效时,Q3处于可导通的状态。若原来存有“1”,则Q2导通,读数据线的分布电容CD通过Q3、Q2放电,此时读得的信息为“0”,正好和原存信息相反;若原存信息为“0”,则Q3尽管具备导通条件,但因为Q2截止,所以,CD上的电压保持不变,因而,读得的信息为“1”。可见,对这样的存储电路,读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相再送往数据总线。 二、NAND (一)何为NAND NAND闪存是一种比硬盘驱动器更好的存储设备,在不超过4GB的低容量应用中表现得犹为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品,NAND被证明极具吸引力。NAND闪存是一种非易失性存储技术,即断电后仍能保存数据。它的发展目标就是降低每比特存储成本、提高存储容量。 (二)工作原理 闪存结合了EPROM的高密度和EEPROM结构的变通性的优点。 EPROM是指其中的内容可以通过特殊手段擦去,然后重新写入。其基本单元电路如下图所示。常采用浮空栅雪崩注入式MOS电路,简称为FAMOS。它与MOS电路相似,是在N型基片上生长出两个高浓度的P型区,通过欧姆接触分别引出源极S和漏极D。在源极和漏极之间有一个多晶硅栅极浮空在绝缘层中,与四周无直接电气联接。这种电路以浮空栅极是否带电来表示存1或者0,浮空栅极带电后(例如负电荷),就在其下面,源极和漏极之间感应出正的导电沟道,使MOS管导通,即表示存入0.若浮空栅极不带电,则不能形成导电沟道,MOS管不导通,即存入1。 EPROM基本单元结构 EEPROM基本存储单元电路的工作原理如图所示。与EPROM相似,它是在EPROM基本单元电路的浮空栅极的上面再生成一个浮空栅,前者称为第一级浮空栅,后者称为第二级浮空栅。可给第二级浮空栅引出一个电极,使第二级浮空栅极接某一电压VG。若VG为正电压,第一浮空栅极与漏极之间产生隧道效应,使电子注入第一浮空栅极,即编程写入。若使VG为负电压,强使第一浮空栅极的电子散失,即擦除。擦除后可重新写入。 EEPROM单元结构 闪存的基本单元电路与EEPROM类似,也是由双层浮空栅MOS管组成。但是第一层栅介质很薄,作为隧道氧化层。写入方法与EEPROM相同,在第二级浮空栅加正电压,使电子进入第一级浮空栅。读出方法与EPROM相同。擦除方法是在源极加正电压利用第一级浮空栅与漏极之间的隧道效应,将注入到浮空栅的负电荷吸引到源极。由于利用源极加正电压擦除,因此各单元的源极联在一起,这样,擦除不能按字节擦除,而是全片或者分块擦除。随着半导体技术的改进,闪存也实现了单晶体管设计,主要就是在原有的晶体管上加入浮空栅和选择栅, NAND闪存单元结构 NAND闪存阵列分为一系列128kB的区块(block),这些区块是NAND器件中最小的可擦除实体。擦除一个区块就是把所有的位(bit)设置为“1”(而所有字节(byte)设置为FFh)。有必要通过编程,将已擦除的位从“1”变为“0”。最小的编程实体是字节(byte)。一些NOR闪存能同时执行读写操作。虽然NAND不能同时执行读写操作,它可以采用称为“映射(shadowing)”的方法,在系统级实现这一点。这种方法在个人电脑上已经沿用多年,即将BIOS从速率较低的ROM加载到速率较高的RAM上。 以上便是此次小编带来的“DRAM”相关内容,通过本文,希望大家对DRAM和NAND之间的区别、DRAM工作原理以及NAND工作原理等具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-30 关键词: 存储 指数 DRAM

  • 还不懂DRAM吗?1分钟Get DRAM工作原理!

    还不懂DRAM吗?1分钟Get DRAM工作原理!

    DRAM模块是大多电子设备均存在的模块之一,大家对于DRAM也较为熟悉。但是,大家真的了解DRAM吗?DRAM的基本单元的结构是什么样的呢?DRAM的工作原理是什么呢?如果你对DRAM具有兴趣,不妨继续往下阅读哦。 一、DRAM介绍 DRAM 的英文全称是"Dynamic RAM",翻译成中文就是"动态随机存储器"。DRAM 只能将数据保持很短的时间。为了保持数据,DRAM 必须隔一段时间刷新(refresh)一次。如果存储单元没有被刷新,数据就会丢失。 DRAM用于通常的数据存取。我们常说内存有多大,主要是指DRAM的容量。 所有的DRAM基本单位都是由一个晶体管和一个电容器组成。请看下图: 上图只是DRAM一个基本单位的结构示意图:电容器的状态决定了这个DRAM单位的逻辑状态是1还是0,但是电容的被利用的这个特性也是它的缺点。一个电容器可以存储一定量的电子或者是电荷。一个充电的电容器在数字电子中被认为是逻辑上的1,而“空”的电容器则是0。电容器不能持久的保持储存的电荷,所以内存需要不断定时刷新,才能保持暂存的数据。电容器可以由电流来充电——当然这个电流是有一定限制的,否则会把电容击穿。同时电容的充放电需要一定的时间,虽然对于内存基本单位中的电容这个时间很短,只有大约0.2-0.18微秒,但是这个期间内存是不能执行存取操作的。 DRAM制造商的一些资料中显示,内存至少要每64ms刷新一次,这也就意味着内存有1%的时间要用来刷新。内存的自动刷新对于内存厂商来说不是一个难题,而关键在于当对内存单元进行读取操作时保持内存的内容不变——所以DRAM单元每次读取操作之后都要进行刷新:执行一次回写操作,因为读取操作也会破坏内存中的电荷,也就是说对于内存中存储的数据是具有破坏性的。所以内存不但要每64ms刷新一次,每次读操作之后也要刷新一次。这样就增加了存取操作的周期,当然潜伏期也就越长。 SRAM,静态(Static)RAM不存在刷新的问题,一个SRAM基本单元包括4个晶体管和2个电阻。它不是通过利用电容充放电的特性来存储数据,而是利用设置晶体管的状态来决定逻辑状态——同CPU中的逻辑状态一样。读取操作对于SRAM不是破坏性的,所以SRAM不存在刷新的问题。 SRAM不但可以运行在比DRAM高的时钟频率上,而且潜伏期比DRAM短的多。SRAM仅仅需要2到3个时钟周期就能从CPU缓存调入需要的数据,而DRAM却需要3到9个时钟周期(这里我们忽略了信号在CPU、芯片组和内存控制电路之间传输的时间)。 二、基本原理 DRAM由晶体管和小容f电容存储单元组成。每个存储单元都有一小的蚀刻晶体管,这个晶体管通过小电容的电荷保持存储状态,即开和关。电容类似于小充电电池。它可以用电压充电以代表1,放电后代表0,但是被充电的电容会因放电而丢掉电荷,所以它们必须由一新电荷持续地“刷新气。 下图所示的是标准的DRAM结构的框架图,和SRAM不同的是,标准DRAM的地址线分成两组以减少输入地址引脚的数量,提高封装的效率。虽然在标准的DRAM结构中,输入地址引脚的数量可以通过安排多元的地址方式来减少,但是这样的话,标准DRAM存储单元的时钟控制就会变得更加复杂,同时运行速度会受到影响。为了满足对于高速DRAM应用的需求,一般都用分开的地址输入引脚来减少时钟控制的复杂性和提高运行速度。 DRAM的控制器提供行地址选通脉冲-M (Row Address Strobe)和列地址选通脉冲CAS(Column Address Strobe)来锁定行地址和列地址。正如图所示,标准DRAM的引脚为: 地址: 分成两组,行地址引脚,列地址引脚; 地址控制信号引脚:RAS和CAS; 写允许信号:WRITE; 数据输入/输出引脚; 电源引脚。 以上便是此次小编带来的”DRAM”相关内容,通过本文,希望大家对DRAM的组成、DRAM的工作原理等内容具备一定的了解。如果你喜欢本文,不妨持续关注我们网站哦,小编将于后期带来更多精彩内容。最后,十分感谢大家的阅读,have a nice day!

    时间:2020-10-30 关键词: 原理 指数 DRAM

  • 美光量产全球首款基于 LPDDR5 DRAM的多芯片封装产品

    美光量产全球首款基于 LPDDR5 DRAM的多芯片封装产品

    内存和存储解决方案领先供应商 Micron Technology Inc.(美光科技股份有限公司,纳斯达克股票代码:MU)今日宣布量产业界首款基于低功耗 DDR5(LPDDR5)DRAM 的通用闪存存储(UFS)多芯片封装产品 uMCP5。美光 uMCP5 将高性能、高密度及低功耗的内存和存储集成在一个紧凑的封装中,使智能手机能够应对数据密集型 5G 工作负载,显著提升速度和功效。该款多芯片封装产品搭载美光 LPDDR5 内存、高可靠性 NAND 以及领先的 UFS3.1 控制器,实现了此前只在使用独立内存和存储芯片的昂贵旗舰手机上才有的高级功能。uMCP5 的出现使诸如图像识别、高级人工智能(AI)、多摄像头支持、增强现实(AR)和高分辨率显示等最新技术能在中高端手机上予以普及,从而惠及更多的消费者。 美光高级副总裁兼移动产品事业部总经理 Raj Talluri 表示:“要将 5G 的潜力从宣传层面变为现实,需要智能手机能够应对通过网络和下一代应用程序传输的海量数据。我们的 uMCP5 在单个封装中结合了最快的内存和存储,为颠覆性的 5G 技术带来了更多可能,帮助消费者从容应对数据挑战。” 美光 uMCP5 为 5G 生态系统带来出类拔萃的速度和效率 本次发布是美光于今年三月宣布 uMCP5 出样的延续,为移动市场设定了新标准,成为首款使用最新一代 UFS NAND 存储和低功耗 DRAM 的多芯片封装产品。如今的智能手机需要存储和处理海量数据,这使基于 LPDDR4 的中端芯片组的内存带宽变得捉襟见肘,带来的后果是视频分辨率降低、出现影响体验的延迟,以及部分功能受限。 借助 LPDDR5,美光将内存带宽从 3,733 Mb/秒大幅提高至 6,400 Mb/秒,即使在处理大数据量时,也可为移动用户提供无缝、即时的体验。 高通公司(Qualcomm)产品管理副总裁 ZiadAsghar 表示:“5G 为智能手机提供了前所未有的速度与云连接。我们很高兴看到 uMCP5 面世,为新一代手机带来符合 5G 速度的内存,并保证了一流的游戏体验、差异化的摄像头、AI 功能,以及更快的文件传输。” uMCP5 专为下一代 5G 设备而设计,能轻松快速地处理和存储大量数据,且无需在性能和功耗之间进行妥协。高性能的内存和存储使 uMCP5 能够充分支持 5G 下载速度,并同时运行更多应用程序。 美光 uMCP5 的主要特性包括: 续航时间大幅延长:在 uMCP4 的成功基础上,美光将 LPDDR5 内存用于 uMCP5,实现了 5G 网络的完全利用;与 LPDDR4 相比,功耗降低了近 20%。此外,美光的 UFS 3.1 功耗比其前代产品 UFS 2.1 减少 40%。对于智能手机用户而言,即使在使用耗电的多媒体应用程序或数据密集型功能(如 AI、AR、图像识别、游戏、沉浸式娱乐等)时,也能有更长的续航时间。 下载速度快:与美光此前基于 UFS 2.1 的解决方案相比,美光 uMCP5 释放了 5G 性能的全部潜力,持续下载速度可以加快 20%。 耐用度提升:美光 uMCP5 NAND 的耐用度提升了约 66%,可以允许 5,000 次擦写,成倍增加了设备的可擦写次数和数据量,而不会降低设备性能。即使对于重度手机用户而言,也能有效延长智能手机的使用寿命。 业界领先的带宽:采用 uMCP5 的设备最高将支持6,400 Mb/s 的 DRAM 带宽,与上一代 LPDDR4x 的4,266 Mb/s 带宽相比,增加了 50%。这使移动用户可以同时运行多个应用程序而不会影响体验。增加的带宽也使智能手机中的 AI计算摄影获得了更高质量的图像处理,为用户带来专业的摄影能力。美光是业界首家支持全速 LPDDR5 的供应商。 最新闪存性能:美光 uMCP5 还采用了最快的 UFS 3.1 存储接口,与其上一代 UFS 2.1 产品相比,顺序读取性能提高了一倍,写入速度加快了 20%。 节省空间的紧凑设计:美光利用其多芯片封装专业知识以及所掌握的制造和封装技术,以最紧凑的尺寸设计 uMCP5,从而实现了更纤薄、更灵活的智能手机设计。与独立版本的 LPDDR5 和 UFS 解决方案相比,美光 uMCP5 多芯片封装可节约 55% 的印刷电路板空间。节省的空间使手机制造商能够最大限度地提升电池容量或增加其他功能,例如摄像头、手势元件或传感器。美光可提供高达 12 GB LPDDR5 和 512 GB NAND 的多个容量配置选择。 美光 uMCP5 的供应情况 uMCP5 现在已经可以批量生产,有四种不同的密度配置:128+8 GB,128+12 GB,256+8 GB 和 256+12 GB。

    时间:2020-10-21 关键词: lpddr5 美光 DRAM

  • 作为DRAM的突破性替代产品的英特尔傲腾持久内存,你知道吗?

    作为DRAM的突破性替代产品的英特尔傲腾持久内存,你知道吗?

    你知道作为DRAM的突破性替代产品的英特尔傲腾持久内存吗?2020年8月20日 – 专注于引入新品的全球电子元器件授权分销商贸泽电子 (Mouser Electronics) 即日起备货英特尔®傲腾™持久内存,作为DRAM经济实惠的替代产品。英特尔傲腾持久内存将容量大幅提升到了最高512 GB,同时提高了性能与效率,可支持内存数据库、分析工具和内容交付网络等应用。 贸泽电子供应的英特尔傲腾持久内存条为设计人员和开发人员提供了经济实惠的大容量内存,它们既可以用作易失性内存,也可以用作高性能的持久数据层。为了方便集成,这些内存条兼容DDR4插槽,并且与DDR4 DRAM在同一总线/通道上运行,在与同一平台上的传统DDR4 DRAM DIMM搭配使用时,更能发挥设计灵活性。系统管理员可以将英特尔傲腾持久内存配置为对软件来说与DRAM无异的易失性内存,也可以将其设置为像SSD一样保存数据的非易失性内存,但其数据访问速度要比基于NAND的典型驱动器快225倍。 英特尔傲腾持久内存条提供128 GB、256 GB和512 GB的容量选择,并与第二代英特尔至强® 可扩展处理器家族兼容,可用于开发系统内存最高24 TB,最多八个插槽的系统。这些内存条可利用比NAND SSD更大的内存和更强的耐用性提升系统性能,适用于写入密集型工作负载。 多功能的英特尔傲腾持久内存有两种作业模式,即应用直接访问模式 (App Direct Mode) 和内存模式 (Memory Mode)。用户可以根据具体的工作负载来定制自己的持久内存解决方案。英特尔傲腾持久内存可交互作为内存和存储设备工作,支持开发新的数据密集型应用,同时还通过最大限度地发挥处理器性能来推动基础架构整合。 作为授权分销商,贸泽电子始终致力于快速引入新产品与新技术,帮助客户设计出先进产品,并使客户产品更快走向市场。超过800家半导体和电子元器件生产商通过贸泽将自己的产品带向全球市场。贸泽只为客户提供通过全面认证的原厂产品,并提供全方位的制造商可追溯性。 贸泽电子拥有丰富的产品线与贴心的客户服务,积极引入新技术、新产品来满足设计工程师与采购人员的各种需求。我们库存有海量新型电子元器件,为客户的新一代设计项目提供支持。Mouser网站Mouser.cn不仅有多种高级搜索工具可帮助用户快速了解产品库存情况,而且网站还在持续更新以不断优化用户体验。以上就是作为DRAM的突破性替代产品的英特尔傲腾持久内存解析,希望能给大家帮助。

    时间:2020-10-19 关键词: 英特尔 贸泽 DRAM

  • 你知道不同DRAM可否混搭吗?

    你知道不同DRAM可否混搭吗?

    关于不同DRAM,可以混搭吗?电脑 DIY 用户常会遇到一种情况:想换新的DRAM模块,但可能还有另外一块 DRAM,担心两块互不兼容。那么,不同世代、不同速度、延时、电压或制造商的DRAM能否混合搭配起来使用呢? 全球最大的内存制造商之一Micron美光旗下品牌,Crucial英睿达拥有24年的内存与存储先进经验,以下是英睿达专家就上述问题提出的建议: 需要考虑的因素 在深入研究混合不同类型的内存会发生什么情况之前,应该先看看究竟是什么因素区分了不同的DRAM模块。一般来说,DRAM 由以下五大因素来决定: 1. 世代:即DRAM芯片的版本。每一代DRAM都在速度、延时和电压等方面有所改进。 2. 速度:即计算机在内存模块中存储和检索数据的速度。一般来说,DRAM越快越好。 3. 延时:也称为“时序”,是指系统CPU完成读/写任务所需的时钟周期数。DRAM模块的延时越低,完成这些任务所需的时间就越短。 4. 电压:这与DRAM模块消耗的功率有关。 5. 品牌:内存制造商和/或组装商,如Crucial英睿达。 不同版本的DRAM可否混搭? 假设系统中有旧版DDR3 RAM,能否在DDR3旁边安装一个DDR4模块以实现更好的性能? 专家建议不要这样尝试,不同版本的DRAM不能混合。 事实上,用户根本不能在自己的系统中安装另一版本的DRAM。原因是一台计算机的主板只能处理某一代的内存,每一代DRAM的引脚位置都是不同的,这样可以防止用户在无意间安装错误的模块。 不同速度、延时和电压的 DRAM 可否混搭? 如果要安装不同速度的DRAM模块,虽然从技术上可以,但有一件重要的事情需要注意:DRAM将以最慢模块的速度运行。例如,如果有一个DDR3 1333MHz系统,安装了一个1600MHz的第二个模块,那它们都将以1333MHz的速度运行。 具有不同延时的模块也会发生同样的情况。系统将基于时序最慢的模块来运行。另外要注意主板能处理哪些速度。如果主板只能处理1333MHz的模块,那么1600MHz的模块也只能以1333MHz的频率运行。 对于具有不同电压的DRAM模块呢?情况是,两个模块都会以更高的电压运行。 例如,如果一个插槽中有一个1.5v模块,另一个插槽中有一个双电压(1.35v/1.5v)型号,那么,系统将以1.5v的速度运行。如果想让自己的DRAM模块以1.35v的电压运行,那么所有的模块都必须是1.35v的,而且主板必须支持较低的电压。 所以,结果是不同速度、延时和电压的 DRAM可以混搭,但更高效模块无法发挥其优势。如果能负担得起用速度更快、延时更低的模块替换所有模块,那将获得最大收益。如果想省钱,可以购买速度和延时相同的其他模块来获得最大价值。 在超频方面有经验的用户可以调整BIOS和其他设置来提升混合速度模块的性能。但这可能导致不可预测的结果。 不同品牌的 DRAM可否混搭? 前面已经明确了绝对不能混合使用不同版本的DRAM。而且,混合使用不同速度、延时或者电压的模块也并非最佳选择。那么,混合使用不同品牌的DRAM会怎么? 理论上,如果其他特性(世代、速度、延时、电压)相同,那么使用两个不同品牌的DRAM应该没有问题。但一些旧版DDR3系统需要相匹配的内存组。 要记住的是,很多内存品牌并不生产自己的DRAM;他们只是组装模块。真正的内存制造商屈指可数。 组装过程中的细微变化,更不用说制造商之间的产品差异,都会影响模块的性能。虽然几率不大,但总有模块不能一起工作而导致系统蓝屏死机的情况出现。 所以建议用户仔细查阅制造商文件,并有承担风险的心理准备。 总结 本文讨论了混合搭配不同DRAM模块的各种场景,以及可能出现的问题。总的来说,最简单的解决方案是避免完全混合DRAM。现在的内存非常便宜,所以没有必要冒险去处理模块不兼容造成的麻烦。以上就是不同DRAM解析,希望能给大家帮助。

    时间:2020-10-19 关键词: 混搭 英睿达 DRAM

  • 什么是SDR和DDR?它们有什么区别?

    什么是SDR和DDR?它们有什么区别?

    你知道SDR和DDR吗?它们有什么不同?传统的 SDR SDRAM 只能在信号的上升沿进行数据传输,而 DDR SDRAM 却可以在信号的上升沿和下降沿都进行数据传输,所以 DDR 内存在每个时钟周期都可以完成两倍于 SDRAM 的数据传输量,这也是 DDR 的意义——Double Data Rate,双倍数据速率。举例来说,DDR266 标准的 DDR SDRAM 能提供 2.1GB/s 的内存带宽,而传统的 PC133 SDRAM 却只能提供 1.06GB/s 的内存带宽。 一般的内存条会注明 CL 值,此数值越低表明内存的数据读取周期越短,性能也就越好,DDR SDRAM 的 CL 常见值一般为 2 和 2.5 两种。 DDR DDR 是双倍数据速率(Double Data Rate)。DDR 与普通同步动态随机存储器(DRAM)非常相象。普通同步 DRAM(现在被称为 SDR)与标准 DRAM 有所不同。 标准的 DRAM 接收的地址命令由二个地址字组成。为接省输入管脚,采用了多路传输的方案。第一地址字由原始地址选通(RAS)锁存在 DRAM 芯片。紧随 RAS 命令之后,列地址选通(CAS)锁存第二地址字。经过 RAS 和 CAS,存储的数据可以被读取。 同步动态随机存储器(SDR DRAM)由一个标准 DRAM 和时钟组成,RAS、CAS、数据有效均在时钟脉冲的上升边沿被启动。根据时钟指示,可以预测数据和剩余指令的位置。因而,数据锁存选通可以精确定位。由于数据有效窗口的可预计性,所以可将存储器划分成 4 个区进行内部单元的预充电和预获取。通过脉冲串模式,可进行连续地址获取而不必重复 RAS 选通。连续 CAS 选通可对来自相同源的数据进行再现。 DDR 存储器与 SDR 存储器工作原理基本相同,只不过 DDR 在时钟脉冲的上升和下降沿均读取数据。新一代 DDR 存储器的工作频率和数据速率分别为 200MHz 和 266MHz,与此对应的时钟频率为 100MHz 和 133MHz。 SDR DRAM 是动态存储器(DynaMIC RAM)的缩写 SDRAM 是英文 SynchronousDRAM 的缩写,译成中文就是同步动态存储器的意思。从技术角度上讲,同步动态存储器(SDRAM)是在现有的标准动态存储器中加入同步控制逻辑(一个状态机),利用一个单一的系统时钟同步所有的地址数据和控制信号。使用 SDRAM 不但能提高系统表现,还能简化设计、提供高速的数据传输。在功能上,它类似常规的 DRAM,且也需时钟进行刷新。可以说,SDRAM 是一种改善了结构的增强型 DRAM。目前的 SDRAM 有 10ns 和 8ns。以上就是SDR和DDR解析,希望能给大家帮助。

    时间:2020-10-19 关键词: sdr ddr DRAM

  • 存储大厂不断扩产,中国存储产业面临考验

    存储大厂不断扩产,中国存储产业面临考验

    2020年疫情使存储器价格产生波动,同时也出现了存储器需求疲软及供应不畅的问题。在2020年下半年,存储器市场依旧不是很乐观,存储芯片价格持续下降。但是放眼全球,三星、铠侠(原东芝)、美光等存储大厂扩大投资热度不断攀升,正在积极建厂和扩充产能。 这些海外厂商动作频频,将会使存储市场产生怎样的变化? 一、存储器市场概览 纵览整个存储器市场,其绝大部分由海外巨头公司掌握,国产公司处于相对落后的位置。DRAM和NAND Flash是最主流的半导体存储器,市场规模占比超过95%。 2019年NAND Flash市场规模达到了490亿美元。据IDC预测,2023年将产生105ZB数据,其中12ZB将会被存储下来。NAND Flash市场份额基本被国外公司所垄断,主要的厂家为三星、铠侠、西数、美光等。国产厂商长江存储处于起步状态,正在市场与技术上奋起直追。 2020 Q1 NAND Flash市场份额 资料来源:中国闪存市场,国元证券研究中心 DRAM是存储器市场规模最大的芯片,2018年DRAM市场规模已超过1000亿美元,2019年由于价格大幅下降以及服务器、手机等下游均出现同比下滑,市场空间出现下降,根据Trend Force数据统计,2019 年DRAM市场空间约621亿美元。目前,DRAM芯片的市场格局是由三星、SK海力士和美光统治,三大巨头市场占有率合计已超过95%,而三星一家公司市占率就已经逼近50%。 2019年DRAM市场格局 资料来源:Trend Force,,国元证券研究中心 在此市场状况下,海外存储大厂的投资、扩产行为对于国内处于起步阶段的众厂商来说,将是一场大考验。 二、存储龙头大力扩产 此前,三星电子宣布了在韩国平泽厂区的扩产计划,除扩建采用极紫外光(EUV)的晶圆代工生产线及DRAM产能之外,还将扩大3D NAND闪存方面的产能规模。业界预估三星电子仅用于3D NAND闪存方面的投资额就达8万亿韩元(约合470亿元人民币)。 据了解,三星电子将在平泽厂区的二期建设中投建新的3D NAND生产线,量产100层以上三星电子最先进的第六代V-NAND闪存,无尘室的施工5月份已经开始进行。新生产线预计将于2021年下半年进入量产阶段,新增产能约为2万片/月的晶圆。 去年年底,三星电子便启动了中国西安厂二期的建设,投资80亿美元。西安厂二期主要生产100层以下的第五代V-NAND,平泽二厂则会生产100层以上的第六代V-NAND。三星NAND Flash生产线主要分布在韩国华城厂区、平泽厂区以及中国西安厂区。 无独有偶,其他存储产商也大幅度投入了存储产能的扩充。 美光这两年不断有加大存储资本投入的消息传出。首先看DRAM方面,据台媒报道,美光将在台湾加码投资,要在现有厂区旁兴建A3及A5两座晶圆厂,总投资额达4000亿元新台币(约合人民币903亿元),2020年第4季导入最新的1z制程试产,借此缩小与三星的差距;第二期A5厂将视市场需求,逐步扩增产能,规划设计月产能6万片。 今年早些时候,美光表示,A3 预计本年第四季度完工,2021年投入生产,导入最新的1Znm制程试产。据了解,1Znm工艺是存储行业最新的制程技术,可提供更高的密度、更高的效率和更快的速度,该标准涵盖了12nm到14nm之间的工艺标准,而1ynm标准则在14nm到16nm之间。 美光还在陆续大规模生产DDR4和LPDDR4,2020年初美光基于1Znm技术的DDR5 RDIMM开始送样,还将投入下一世代HBM以及1α技术的研发。同时,美光表示,为了持续推进先进技术的发展,今年其洁净室投资是往年的1.5-2倍,主要用于加速向先进节点切换,提升先进制程产能,包括EUV洁净室的建设,全球灵活布局产能。 与此同时,美光也在去年宣布启用在新加坡扩建的3D NAND闪存晶圆厂,让美光在新加坡的布局更加完整。美光指出,扩建的设施能够为无尘室空间带来运作上的弹性,更可以促成3D NAND技术进阶节点的技术转型。 由于目前美光在第三代96层3D NAND已可进入量产,因此技术上要将重心摆在第四代128层去发展,将128层3D NAND做到更稳定、能够量产的阶段。 美光预期该扩建的新厂,可于下半年开始生产,但碍于目前市场NAND供过于求的情况,以及要将3D NAND技术提升,所以暂时不会因为扩厂而增加任何新的晶圆产能。在最新一期的财报中,美光表示将在2021年投入约90亿美元的资本支出。 铠侠也将按照原计划增产投资,在日本四日市工厂厂区内兴建3D NAND闪存新厂房“Fab 7厂房”,总投资额预估最高达3000亿日元(约合200亿元人民币),预定2022年夏天完工。铠侠合作伙伴西部数据预估会分担投资。 与此同时,铠侠和西部数据还将在岩手县北上市投资70亿日元,新建的K1新工厂计划于2020年上半年开始生产3D NAND。 SK海力士也已经开始对存储半导体进行积极的设备投资。计划对中国无锡工厂(C2F)投资约3.2兆韩元(约人民币171.42亿元)。SK海力士计划在C2F工厂的空余空间内建设月度产能达到3万个的DRAM 产线,自2020年7月已经开始导入设备。 SK海力士计划以保守的态度实施最初制定的投资计划。且认为存储半导体市场肯定会出现恢复,因此再次启动投资。此外,原计划自2021年1月起,对利川工厂(京畿道)的M16进行设备投资,现在计划在2020年之内完成设备导入,且正与设备厂家在进行调整。此外,SK海力士计划将DRAM产线(利川)的增产规模从原来的2万个提高至3万个,此外,还计划将NAND闪存(清州)的产能提高5,000个,且已经在推进。 三、有备而来的存储厂商 不难发现,相较于NAND Flash,DRAM市场似乎显得谨慎。就目前而言,DRAM供应商三星、SK海力士、美光等对DRAM的投产相对保守,除了三星增加DRAM新产能外,美光日本广岛新工厂B2会投产,也正计划在台湾地区兴建晶圆厂生产DRAM,但大部分DRAM供应还是依靠制程技术提升满足市场需求,2020年三家原厂将扩1znm工艺技术提高DRAM产量。 尽管出现了新冠肺炎这一前所未有的危机,海外巨头依然积极进行设备投资,其主要原因是他们都对存储半导体市场持有积极的态度。 首先,虽然受新冠肺炎影响全球经济出现低迷,服务器和PC方向的DRAM需求却在增长。此外,以互联网未中心的居家办公、在线教育、业余活动、在线购物等的大量出现,导致服务器、PC的销售增多,从而带动了DRAM的需求增长。 其次,从根源上看,三星等厂商扩大产能,与市场上的预期有关。随着5G、自动驾驶物联网和AI的到来,围绕着数据的生意正在快速增长。从2017年开始,以DRAM和NAND Flash为主的半导体存储市场规模已超过1000亿美金,增长速度远超于半导体产业发展。 疫情的到来虽然使全球经济充满了不确定性,但促进半导体需求增长的因素却不少,因此海外厂商才继续进行积极的投资。某位熟悉韩国半导体行业的分析人士指出:“从韩国半导体巨头的投资计划来看,可以说他们对半导体市场情况持有肯定的态度”。 这些存储厂商都是有备而来。 四、中国存储产业面临考验 在这些厂商加速存储布局,抢占下一个未来的时候,正在发力的的中国存储产业或将受到冲击。 发展至今,NAND Flash已呈现白热化阶段。在本次投资扩产及相关市场竞争当中,各大闪存厂商无疑将先进工艺放在了重点位置。 三星电子此次在平泽二期中建设的就是100层以上的第六代V-NAND。目前三星电子在市场上的主流NAND闪存产品为92层工艺,预计今年会逐步将128层产品导入到各类应用当中,以维持成本竞争力。 美光也在积极推进128层3D NAND的量产与应用,特别是固态硬(SSD)领域,成为美光当前积极布局扩展的重点,与PC OEM厂商进行Client SSD产品的导入。美光科技执行副总裁兼首席商务官Sumit Sadana表示,128层3D NAND如果被广泛使用,将大大降低产品成本。美光于2019年10月流片出样128层3D NAND。 根据集邦咨询的介绍,SK海力士将继续增加96层产品的占比,同时着重进行制造工艺上的提升。SK海力士2019年6月发布128层TLC 3D NAND,预计今年将进入投产阶段。 铠侠今年1月发布112层3D NAND,量产时间预计在下半年。铠侠今年的主力产品预计仍为96层,将满足SSD方面的市场需求。随着112层产能的扩大,未来铠侠会逐步将之导入到终端产品中。 看向国内 ,去年9月,长江存储发布了64层3D NAND闪存。有消息称,长江存储64层消费级固态硬盘将于今年第三季度上市。有分析认为,长江存储今年的重点在于扩大产能,同时提升良率,并与OEM厂商合作进行64层3D NAND的导入。不过今年4月长江存储也发布了两款128层3D NAND闪存,量产时间约为今年年底至明年上半年。在先进工艺方面,长江存储并不落于下风。 研发获得成功只是第一步,后期量产的良率是成败的关键之一,未来要进入量产,势必要达到一定的良率,确保每片3D NAND的可用晶圆数量,成本结构才会具有市场竞争力。与实力雄厚的国外厂商相比,长江存储处于刚刚跟上脚步的阶段。如果闪存产业陷入了杀价潮,那么对长江存储来说,优势就不再明显。 再看DRAM产业,当年韩国厂商也是透过扩产、降价等方式,将当时如日中天的日本DRAM产业和尚在襁褓中的台湾地区DRAM扼杀在摇篮中,对于正在崛起的中国存储来说,如何避免陷入这种困境,是在提高产品质量和供应的时候,是需要考虑的另一个问题。 半导体专家莫大康曾指出,存储芯片具有高度标准化的特性,且品种单一,较难实现产品的差异化。这导致各厂商需要集中在工艺技术和生产规模上比拼竞争力。因此,每当市场格局出现新旧转换,厂商往往打出技术牌,以期通过新旧世代产品的改变,提高产品密度,降低制造成本,取得竞争优势。 有报道指出,中国的长鑫存储(CXMT)在2020年上半年量产用于PC的DDR4 DRAM。由于DDR4是目前最常用的DRAM半导体的规格,因此,相关产品的量产也意味着中国企业对韩国厂家形成了威胁。为了摆脱中国厂商的穷追猛赶,韩国厂家正在实施“差异性战略”——极紫外光刻(EUV)工艺。 三星电子于2020年四月成功生产了100万个采用了EUV技术的10纳米通用DRAM(1x)。之所以将EUV技术应用于1xDRAM,是出于测试的目的。真正要采用EUV技术的产品是计划在2021年量产的第四代(4G)10纳米DRAM(1a)。就1a产品的工艺而言,是将EUV技术灵活运用在位线(Bit Line,将信息向外部输送)的生产中。据说,三星已经将EUV应用于现有的工序中(据说是2-3层)。 此外,SK海力士也在准备将EUV技术应用于DRAN生产。SK海力士已经在利川总部工厂导入了约2台EUV曝光设备,用于研究开发,目标是计划在2021年通过EUV技术批量生产DRAM。 有分析师指出,“EUV工艺是目前中国厂家无法模仿的先进技术,率先采用EUV工艺的DRAM,对于要求较高的数据中心而言,是十分有利的。” 在先进工艺方面,中国存储厂商仍然需要努力。 五、总结 存储市场目前虽仍由海外厂商占据主导地位,但中国厂商正在逐步崛起。正如前文所言,海外厂商投资扩产除了看到存储的前景以外,中国厂商的崛起也是其中微小却不可忽视的原因之一。

    时间:2020-10-14 关键词: 存储 中国 DRAM

  • 研究机构:三星 / SK 海力士 / 美光三大 DRAM 厂商今年资本支出继续下滑,三星降至 49 亿美元

    研究机构:三星 / SK 海力士 / 美光三大 DRAM 厂商今年资本支出继续下滑,三星降至 49 亿美元

    8 月 26 日消息,据国外媒体报道,本月初,研究机构曾预计全球 DRAM 产品的销售额,在今年将恢复增长,达到 645.55 亿美元,同比增长 3.2%。但主要的 DRAM 厂商,依旧比较谨慎,研究机构在最新的报告中,已预计三星、SK 海力士和美光这三大 DRAM 厂商今年的资本支出,将会继续下滑。研究机构预计,三星今年在 DRAM 方面的资本支出将降至 49 亿美元,较去年的 62 亿美元减少 13 亿美元,同比减少 21%。SK 海力士去年在 DRAM 方面的支出,在这 3 大厂商中是最高的,但研究机构预计今年将降至 40 亿美元,较去年的 65 亿美元减少 25 亿美元,同比下滑 38%,是削减幅度最大的。研究机构预计美光今年在 DRAM 方面的资本支出也会减少,由去年的 42 亿美元削减至 36 亿美元,同比下滑 16%。从研究机构给出的数据来看,三星、SK 海力士和美光这三大厂商,去年在 DRAM 方面的资本支出,较 2018 年就都有下滑,其中三星减少 19.3 亿美元,SK 海力士减少 11 亿美元,美光减少 2.63 亿美元。

    时间:2020-09-16 关键词: 三星 芯片 DRAM

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包