-
HLS（高层次综合）实战：将C++算法转换为RTL时，如何通过Pragma指令优化流水线性能
在FPGA加速计算领域，高层次综合（HLS）技术允许开发者使用C/C++语言描述算法，并自动转换为RTL代码。然而，未经优化的HLS代码往往难以充分发挥FPGA的并行计算优势。本文将通过实战案例，深入解析如何利用Pragma指令优化流水线性能，实现高效的硬件加速。
-
不止是跑分：基于FPGA的RISC-V软核定制与硬件加速器（HLS）协同设计实战——以AI边缘检测算法为例
在AI边缘计算领域，传统处理器架构常面临算力与能效的双重挑战。基于FPGA的RISC-V软核定制与硬件加速器（HLS）协同设计，为边缘AI算法落地提供了新范式。本文以Sobel边缘检测算法为例，解析如何通过软核定制与HLS加速实现20倍性能提升。
-
从C到Gates：高层次综合（HLS）在图像处理IP开发中的效率与资源权衡
在图像处理IP开发领域，传统RTL设计流程（Verilog/VHDL）虽能实现精细控制，但开发周期长、调试复杂。高层次综合（HLS）技术通过将C/C++代码直接转换为硬件描述语言，为开发者提供了一条“从算法到硬件”的快速通道。然而，HLS并非“银弹”，其效率与资源占用间的权衡成为开发者必须面对的核心问题。
-
基于HLS的嵌入式FPGA设计流程优化：从算法到硬件的高效映射
在嵌入式FPGA开发中，高层次综合（HLS）技术通过将C/C++算法直接转换为硬件描述语言（RTL），显著缩短了开发周期。然而，HLS生成的RTL代码往往存在时序收敛困难、资源利用率低等问题。本文结合脑机接口信号采集场景，探讨如何通过工具链优化、架构设计和算法重构实现HLS设计的高效落地。
-
RTL与HLS强强联合：开辟FPGA新开发之路
在当今快速发展的硬件设计领域，现场可编程门阵列（FPGA）以其高度的灵活性和可定制性，成为了众多应用领域的首选。然而，随着设计复杂性的不断增加，传统的寄存器传输级（RTL）设计方法逐渐暴露出设计周期长、资源消耗大等问题。为了应对这些挑战，高层次综合（HLS）技术应运而生，它与RTL的结合为FPGA的开发开辟了一条全新的道路。
-
高层次综合（HLS）中融入HDL代码：加速硬件设计的创新实践
随着硬件设计复杂性的不断增加，高层次综合（HLS）技术已成为加速设计流程、提高设计效率的关键手段。HLS允许设计师使用高级编程语言（如C、C++）来描述硬件行为，然后通过综合工具将这些描述转化为底层的硬件描述语言（HDL）代码，如Verilog或VHDL。然而，在某些特定场景下，设计师可能需要在HLS设计中直接插入HDL代码，以实现特定的硬件优化或加速特定功能。本文将深入探讨在HLS中插入HDL代码的方法、优势以及实际案例，并附上相关代码示例。
-
新思科技Synphony HLS解决方案
新思科技公司（Synopsys）推出该公司最新研发的Synphony HLS （High Level Synthesis）解决方案。该解决方案集成了M语言和基于模型的综合法，与 传统RTL流程相
-
HLS协议介绍
今天来介绍一下HLS协议，这个协议是由苹果公司提出并推广开来的。来一段维基百科的定义。 HTTP Live Streaming（缩写是HLS）是一个由苹果公司提出的基于HTTP的流媒体网络传输协
-
RTMP和HLS两种分发方式比较
互联网上的两种主要的分发方式：HLS和RTMP，什么时候用谁，完全决定于应用场景。还有其他的分发方式，这些分发方式不属于互联网常见和通用的方式，不予以比较：UDP：譬如YY的实时应用，视频会议等等，或
-
RTMP和HLS的详细比较
互联网上的两种主要的分发方式：HLS和RTMP，什么时候用谁，完全决定于应用场景。还有其他的分发方式，这些分发方式不属于互联网常见和通用的方式，不予以比较：UDP：譬如YY的实时应用，视频会议等等，或
-
Mentor Graphics Catapult 平台将设计启动到验证收敛的总体时间缩短 50%
Mentor Graphics 公司(纳斯达克代码：MENT)今天发布了最新版的 Catapult® 平台。与传统手工编码的寄存器传输级 (RTL) 相比，该平台将硬件设计的时间从设计启动到 RTL 验证收敛缩短了 50%。
-
用Xilinx Vivado HLS实现浮点复数QRD矩阵分解
在数字信号处理领域，如自适应滤波、DPD系数计算、MIMO Decoder等，常常需要矩阵解方程运算以获得其系数，因此需对矩阵进行求逆运算。然而，由于直接对矩阵求逆会导致庞大的运算量，所以在实际工程中往往需要先将矩
