针对高速串行接口设计的高效时钟解决方案
高性能FPGA中的高速SERDES接口
FPGA实现中的SERDES接口设计和测试
Verilog的SERDES使用程序。可以实现高速串行接口数据通信,时钟还原
FPGA的SERDES接口设计与实现
高速FPGA实现数据存储控制
小轩窗
lll27
《21ic技术洞察》系列栏目:AI芯纪元——AI加持,语⾳助⼿再进化!
Altium Designer 19实战速成视频
串口-我学习的第一个通讯接口
正点原子-手把手教你学ALIENTEK STemWin
Java的面向对象开发
内容不相关 内容错误 其它