-
SIwave 电源完整性仿真建模：去耦电容布局优化方法论
电源完整性做到后几代 FPGA / ASIC 板，DDR4 1.2 V、SerDes 0.9 V 这种低电压大瞬态轨，靠"手册推荐 + 经验摆电容"已经压不住。SIwave 做 PI 仿真的价值不在出一张漂亮阻抗曲线，而在把电容组合 + 布局位置这两件事量化下来。下面这套流程在 8～16 层板、单轨 10–30 A 场景下验证过，一轮能把 Z 峰值压到 target 以下。
-
PADS 2005 SP2 PCB导入SIwave流程
1.说明：SIwave3.0还不支持直接将PADS2005格式直接导入到SIwave，因此需要借助中间软件来完成。 2.由于Cadence支持将PADS格式导入到Allegro，而SIwave3.0又支持Allegro嵌入，所以借助中间工具Allegro可以将最初的
-
导入SIwave的PADS 2005 SP2 PCB流程
1. 说明：SIwave 3.0还不支持直接将PADS 2005格式PCB直接导入到SIwave，因此需要借助中间软件来完成。2. 由于Cadence支持将PADS格式PCB导入到Allegro，而SIwave 3.0又支持Allegro嵌入，所以借助中间工具Allegro可以将
