-
基于UVM的SoC寄存器级验证环境构建方法
在SoC（System on Chip）验证中，寄存器级验证是确保芯片功能正确性的核心环节。UVM（Universal Verification Methodology）凭借其标准化的寄存器模型（RAL）和层次化验证架构，成为寄存器验证的主流方法。本文结合工程实践，阐述基于UVM的寄存器验证环境构建方法。
-
MathWorks 通过 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 验证速度
HDL Verifier 从 Simulink 自动生成 UVM 组件和测试平台
-
Mentor Graphics Verification Academy 新增 SystemVerilog 课程和模式库以扩展工程师的专业知识和资源
Mentor Graphics 公司(纳斯达克代码：MENT)为 Verification Academy 增加全新的 SystemVerilog 课程和模式库以帮助验证工程师提高专业技能、生产率及设计质量。
