VERILOG

关注23人关注
我要报错
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关标签

关注此标签的用户

  • empirepan

    empirepan

  • empirepan

    empirepan

  • empirepan

    empirepan

  • empirepan

    empirepan

  • wangly26

    wangly26

  • 明锐佳源

    明锐佳源

  • yoyows

    yoyows

  • z8848

    z8848

  • LEDS

    LEDS

  • 叶春勇

    叶春勇

  • xiaoxiao521

    xiaoxiao521

  • 安泰测试Agitek

    安泰测试Agitek

  • JYLBW

    JYLBW

  • JWT20202

    JWT20202

  • jack821119

    jack821119

  • wolfskin

    wolfskin

  • 206022219002

    206022219002

  • zhujun615

    zhujun615

  • huang8089

    huang8089

  • nbiot

    nbiot

热门活动

更多

课程视频

更多