VERILOG

关注282人关注
我要报错
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关标签

关注此标签的用户

  • jhsch

    jhsch

  • cm1z

    cm1z

  • EverEin

    EverEin

  • jejeje

    jejeje

  • 夏洛克柯南

    夏洛克柯南

  • mellonl

    mellonl

  • 我有RPWT

    我有RPWT

  • icetea98

    icetea98

  • ka1266

    ka1266

  • yuhunewton

    yuhunewton

  • aqing11111

    aqing11111

  • 说到底

    说到底

  • 877049204

    877049204

  • zzx0577

    zzx0577

  • syq800

    syq800

  • 唯爱珊

    唯爱珊

  • zfmcs51

    zfmcs51

  • gaohq

    gaohq

  • yanyuroom

    yanyuroom

  • han686090

    han686090

热门活动

更多

课程视频

更多