当前位置:首页 > cyclone
  • Altera发布新的Cyclone

    altera公司日前宣布开始提供新的cyclone iii版nios ii嵌入式评估套件。nios ii评估套件是功能丰富的低成本平台,为嵌入式设计人员提供快捷简单的实践方式来评估nios ii处理器、sopc builder系统设计软件及其定制应用软件。  在独特的树脂玻璃箱中,nios ii评估套件含有一块cyclone iii入门电路板和触摸屏lcd,通过屏幕触摸,支持开发人员启动网络和音频图像处理等实例应用软件。对于刚开始fpga处理器设计的软件开发人员,它还是理想的开发平台。  altera亚太区高级市场总监梁乐观评论说:“这一套件设计用于在高级低成本fpga上迅速高效地展示嵌入式计算能力。我们提供altera及其合作伙伴的大量应用软件,展示nios ii处理器的能力,帮助设计人员迅速将这些设计在他们自己的系统中发挥效用。”  套件包括为嵌入式软件开发提供的nios ii嵌入式设计包(eds),7个教程以及设计实例(含全部源代码),方便了nios ii嵌入式处理器的软件开发。套件还包括altera和几个嵌入式合作伙伴提供的10个设计实例,展示了采用fpga进行设计的独特优势。这些实例包括图像处理应用软件的硬件加速,以及演示fpga开发人员怎样通过以太网来更新硬件设计,加入新产品功能或者修复故障等远程fpga更新设计。  

    时间:2019-04-24 关键词: Altera cyclone 嵌入式开发

  • 在新的无线应用中使用Cyclone III FPGA

    远程无线电终端、微微/ 毫微微基站、WiMAX用户底层设备(CPE)以及软件无线电(SDR)等新兴的无线应用领域对功耗和低成本有严格的要求。除了这些挑战之外,考虑到越来越高的数据速率和不断发展的标准,设计人员还必须保证最终产品非常灵活,性能良好。 本文以WiMAX微微基站为例,简要介绍Altera Cyclone III FPGA 是怎样解决无线应用不同需求的。 下载PDF格式全文

    时间:2019-01-17 关键词: FPGA cyclone 嵌入式开发 iii

  • 基于Cyclone EP1C6和SPCE061A的LED大屏幕系统设计

    目前采用的led大屏幕显示系统的控制电路大多由单个或多个单片机及复杂的外围电路组成,单片机编程比较复杂,整个电路的调试比较麻烦,可靠性和实时性难以得到保证。针对这种情况,本文提出了一种基于spce061a和cyclone ep1c6的led大屏幕解决方案。该设计方案无须外挂flash rom和ram,无须任何外部功能电路,所有功能均由一片ep1c6和一片spce061a实现,数据处理速度快、可靠性高。 spce061a和cyclone ep1c6简介 spce061a是凌阳科技的一款16位微控制器,内嵌32kb闪存和2kb字sram,cpu最高可工作在49mhz的主频下,较高的处理速度使spce061a能够非常容易、快速地处理复杂的数字信号。本文设计的是一个点阵大小为192×128的单色(红色)显示屏,且按要求连续显示5屏数据,spce061a丰富的片内资源正好满足了如此大的数据处理和存储要求。本文采用由uart中断接收上位机数据并将数据写入32kb闪存中的方法,取代了传统mcu+rom+ram的设计,增加了系统的稳定性。 cyclone ep1c6是altera推出的一款高性价比fpga。该器件提供的具有异步、双端口、带寄存器输入口、可选择的带寄存器输出口的存储模块-m4k在本设计中被设置成一个双口ram,实现数据的读写同步,提高了系统的刷新频率。 整体设计方案 本系统设计的是一块具有192×128个红色led点阵的电子大屏幕。整块大屏幕是模块化的结构,每4个16×16的点阵块为一个最小模块,每行点阵由3个同样的最小模块级联而成,共8行。大屏幕上要求连续显示5屏内容,且每屏都具有上下左右移动等动画效果。实际应用中主控制室距离电子屏约为200米。结合设计对象的要求和大屏幕设计的特点,本文提出了一种新颖的设计方案。该方案的整体框图如图1所示。 led大屏幕系统由3个主要单元组成:上位机图像/文字编辑与发送部分单元、主控板单元、显示驱动电路单元。系统上位机由一台pc机来控制,它主要编辑、发送图像/文字信息到主控板的存储器中;主控板对这些字模数据进行处理后发送到大屏幕,并在大屏幕上显示出来。 系统硬件设计 上位机发出的信息经符合rs-422标准的接口通过双绞线传送到主控板上,通讯速率可在上位机软件中设置。接口所用芯片为mc3487和mc3486,rs-422在传输率为100kb/s时,可传输的最大距离为1200米,本系统的传输距离约为200米,传输速率最大为115kb/s,采用rs-422方式传输可满足这一长距离通讯的要求。 主控板单元设计 该单元的设计特点在于数据流接收、存储以及驱动扫描的单片集成,无须任何外围电路。主控板由一片spce061a和ep1c6组成,如图2所示。 该单元的设计思路是,由单片机的iob7口以uart中断的方式接收上位机发送的数据,这是由于大屏幕处于被动、循环往复的显示状态,采用异步传输能减少系统不断查询串口接收标志位的系统消耗。单片机将接收的串口数据以两个字节为单位逐一写入内置的闪存中。单片机内部的2kb sram作为缓存区,每当单片机要向fpga中写一屏新的数据时,先按特定的地址从闪存中读出数据并存放到sram中,再将sram中的数据并行写到fgga的双口ram中,单片机与fpga的接口信号除了16根数据线外,还包括单片机向fpga写数据的地址、写使能和写时钟。由于每屏点阵数为192×128,16位数据并行传输所需的地址线为11根。但由于设计需要,系统中还专门设置了1根额外的地址线,用于对fpga的双口ram进行读写分区,因此共使用了12根地址线。 fpga在其内部配置一个双口ram缓存单片机写入的数据,同时将这些数据按照大屏幕的结构和扫描电路的特点选择性地读出,然后对数据由并转串输出到大屏幕的扫描驱动电路。由于大屏幕采用模块化的隔行扫描方式,每行需要2根数据线进行隔行传输,整块大屏幕共需16根数据线。由于点阵的行列驱动均采用74ls595驱动,故fpga还应产生列扫描的点时钟、锁存信号和行扫描的数据、时钟、锁存信号。 双口ram的配置 由于数据显示是一种动态扫描方式,如果采用一个ram区,当单片机写ram时,fpga只能处于等待状态,这样就会导致屏幕动态扫描停止。由于屏幕数据是移位输出的,当扫描停止时,因为会有某一行的高电平保持较长的时间,该行就会一直保持较强的亮度,影响屏幕的显示效果。本系统中设计了2个同样大小的ram区:a区和b区,让单片机交替进行写操作。当单片机在写a区时,fpga就去读b区的字模数据;当单片机写b区时,fpga就去读a区的字模数据。这样就不会造成fpga的停止扫描,保证了各行的点阵有相同的时间占空比,使屏幕点阵有同样的亮度。单片机中的highadr引脚可用于控

    时间:2019-03-08 关键词: 系统 LED cyclone 大屏幕 驱动开发

  • 基于FPGA的嵌入式脉象采集仪硬件电路设计

    脉诊作为中医最重要的一种诊断方式,具有模糊性、不确定性的特点,是近年来中医现代化研究中的热点。随着电子、计算机技术的快速进步,将嵌入式技术、 FPGA技术、IP核技术结合在一起,融合电子技术、信号处理方法等学科知识,在中医基本理论的指导下,设计脉象诊断设备,构建一个灵活高效,可扩展性强,可靠性高,功耗低,可便携的脉象采集仪具有重要的现实意义和良好的市场前景。 1 仪器总体设计 嵌入式脉象采集仪的前期设计目标是脉搏信号的采集、存储、显示、简单处理、通信等,后期要对所采集到的信号处理,得到脉象特征,对病人做出诊断。在 FPGA的选型时,不但要考虑当前功能是否够用,价格适中,而且要考虑产品的升级换代,所以设计的系统选择Altera公司Cyclone II系列EP2C35F484C8作为核心芯片。以FPGA芯片为核心的嵌入式脉象采集仪的结构组成如图1所示。从图1中可以看出,硬件主要由电源、显示、存储器、脉象采集、FPGA、通信等6个模块组成。   2 主要外围电路设计 由于在FPGA内部采用VGA控制器IP核,选择模拟仪器公司的10位高速视频DAC芯片。 SRAM采用IDT公司的IDT71V416器件,利用2片IDT71V416器件构成32位存储器,以与NiosⅡ的32位CPU的总线匹配。对 SRAM的控制,选用Altera公司提供SRAM控制器核,其控制信号由SoPC自动生成。SDRAM为系统中的数据及堆栈提供暂存空间。系统启动后,程序代码调入SDRAM中运行,以提高系统的运行速度。系统中采用HYNIX公司的64 MB SDRAM,型号为HY57V561620HT。它提供LVTTL接口,分为4个BANK,每个BANK容量为4 M×16 b。由BA0,BA1的状态决定选定那个BANK。FLASH存储器的设计采用AMD公司的AM29LV128M器件。可以自由选择数据的位数为16 b或者8 b,但是最高位是模式位,采用IP核完成设计,具有比较优越的性能。 2.1 通信模块的设计 采用非常普遍的串行口通信。RS 232串行总线具有结构简易,成本低廉,硬软件支持丰富,安装方便等特点。虽然RS 232的速度稍微慢了点,但是对于频率小于100 Hz信号的采集还是足能满足的。采用MAXIM公司的max3232作为串口转换芯片,其供电电压为3~5V,速度可以达到1 Mb/s,具有良好的性能。 2.2 脉象采集模块的设计 脉象采集模块包括传感器、仪器放大器、采样保持器、A/D转换器等,是脉象采集仪的关键部分。 脉象采集仪的传感器决定着采集的质量,设计采用硬面压力传感器,型号为华科公司的HK2000G脉搏传感器。利用这种传感器合理设计系统,采集到的脉搏信号能较好地达到要求标准。 选用ADI公司的仪器放大器AD620来放大采集到的脉搏信号。AD620非常适合于压力感测方面的应用。设计系统需要采集三路脉象信号,为了节省脉象信号模拟数字转换和滤波的成本,在信号的前端,设计模拟多路开关,进行多路复用功能。脉象信号较微弱时,为了较少地引入噪声,采用AD7501模拟开关。 A/D转换器选用内带采样保持器、高精度基准电源、内部时钟和三态缓冲的数据输出AD678。它是12位分别率,5μs转换时间的ADC。具有外部结构简单,使用方便,精度高的特点。 3 FPGA模块的关键电路设计 3.1 脉象采样控制器的设计 为了使设计简单化,对于脉象采集控制的FPGA设计,采用在SoPC系统外做控制电路部分,然后通过SoPC的PIO与SoPC连接。由脉象信号采样的组成可知,脉象采集与FPGA相连的只有数据线接口和控制线,3路脉搏信号和3路信号共用一个ADC。 由于脉搏信号的频率较低,大多在100 Hz以下,所以每一通道的脉搏信号采样频率设定为1 kHz左右就能满足采样的需要,也就是1 ms的时间间隔要对3个通道循环1遍。每一通道都经过数据采集初始化、启动采集、数据输出、锁存等4步,计算每一步时间约为83μs。也就是说,如果每一步都能在83μs内完成,就可以利用1个周期为83μs的外部时钟控制状态的翻转。AD678的转换时间是5μs,而NIOSⅡ的操作时间在ns级,所以 83μs内完全能够完成每一步的操作需要。采集控制部分分为2部分实现,一部分实现83μs的时序,另一部分是采集的状态机设计。83μs的实现采用外部时钟分频的方法,采集状态机的转换受83μs时序部分的输出控制。状态机的设计中,寸、关、尺三部分需要循环一遍,每一部又包括采样的初始化、启动转换、转换结束、存数据等5步操作。具体源程序如下:   完整编译综合采集部分后由两部分组成,如图2所示。   3.2 基于NiosⅡ的SoPC硬件设计 利用Altera公司的QuartusⅡ软件和SoPCBuilder开发工具,可以方便地定制一个从硬件到软件的完整系统。FPGA内部需要设计以下模块:NiosⅡ、SRAM控制器、SDRAM控制器、EPCS控制器、FLASH控制器、定时器、VGA控制器、RS 232控制器、脉象采集控制器等。除脉象采集控制器没有现成的IP核可用,需开发控制时序外,其他控制器采用Altera公司提供的IP核。 SoPC系统生成完成后,在QuartusⅡ下建立原理图窗口,调用设计好的NiosⅡ系统与自己设计的脉象采集系统的控制连接,设计完成后,锁定引脚,进行完整编译。完成后的电路如图3所示。   编译后配置到系统中的FPGA去,后面的工作就是嵌入式操作系统的移植和嵌入式应用程序的开发,这时会利用到该硬件平台。 4 结语 设计出嵌入式脉象采集仪的总体方案,并完成了基于FPGA的脉象采集仪硬件电路设计。根据脉象采集的特点,设计脉象采集部分电路,利用IP核构建了脉象采集的SoPC系统。设计的脉象采集仪具有成本低,功耗低,体积小,便于扩展,使用方便,稳定性高,可靠性高,系统维护方便等特点。[!--empirenews.page--]

    时间:2015-07-21 关键词: FPGA ii 电路设计 cyclone 脉象采集仪

  • Cyclone III FPGA版嵌入式系统开发套件(Altera)

    Cyclone III FPGA版嵌入式系统开发套件(Altera)

    Altera公司宣布,开始提供Cyclone® III FPGA版嵌入式系统开发套件,这一全面的平台加速了FPGA嵌入式系统的原型设计和开发。开发套件采用了多块电路板,含有业界目前发售的密度最大的低成本FPGA——Cyclone III EP3C120,同时结合了一组高可靠性板上存储器、I/O接口、外设和预构建参考设计。借助最近发布的支持Altera Nios® II软核处理器的Wind River Linux,设计人员可以把这一硬件平台作为开发嵌入式Linux设计的基础。Altera的Cyclone III FPGA版嵌入式系统开发套件含有精选的预构建处理器系统、知识产权(IP)、操作系统和应用软件。用户可以从大量的板上实例处理器系统、演示设计和参考设计中进行选择,建立自己的FPGA嵌入式系统。Cyclone III版嵌入式系统开发套件采用了三电路板解决方案,包括一块具有两个高速中间连接器(HSMC)的Cyclone III FPGA开发板,一块LCD多媒体HSMC电路板和一块多用途HSMC卡。Cyclone III FPGA开发板具有一片EP3C120F780 FPGA、支持ECC的256 Mbytes双通道DDR2 SDRAM、8 Mbytes伪SRAM、64 Mbytes闪存和一个10/100/1000以太网通信端口。开发套件还提供Altera完整的设计包DVD,包括Quartus® II网络版设计软件、ModelSim®-Altera®入门版软件、Nios II嵌入式设计包和Altera的MegaCore® IP库。价格和供货信息现在可以通过Altera网上商店www.altera.com/esdk获得Cyclone III FPGA版嵌入式系统开发套件。开发套件的价格是1,995美元。

    时间:2009-03-20 关键词: Altera FPGA Linux cyclone iii

  • Altera发售其第一款28nm Cyclone V SoC器件

    Altera公司昨日宣布,首次发售其28 nm SoC器件,在一片器件中同时实现了双核ARM® Cortex™-A9处理器系统和FPGA逻辑。Altera SoC含有多种独特的功能,支持无线通信、工业、视频监控、汽车和医疗设备市场的开发人员开发定制SoC型号产品,优化满足了系统功耗、电路板面积,以及性能和成本需求。Altera发售的第一款器件是低功耗、低成本Cyclone® V SoC。Altera在欧洲ARM技术研讨会上展示这些SoC。 Altera公司产品和企业市场副总裁Vince Hu评论说:“确定使用Altera SoC 的客 户数量已经超出了我们的预期。嵌入式开发人员之所以选择Atlera SoC,是因为该系列器件具有无法拒绝的特性优势。采用现在发售的硅片,使用我们SoC虚拟目标来开发其应用软件的客户现在能够将其应用软件迅速导入到SoC中,节省了数月的开发时间。” Altera是目前唯一发售支持32位纠错码 (ECC)的SoC的FPGA供应商,保证了整个嵌入式系统的数据完整性。对高性能和可靠性系统有要求的客户需要ECC支持。ECC功能可以在SoC外部DRAM存储器接口以及大量的片内存储器例化和外设接口中实现,包括,L2高速缓存、Scratch RAM、以太网MAC、USB端口以及闪存接口等。该系列器件的其他特性包括具有内置存储器保护功能的宽带存储器控制器、灵活的启动功能以及全部SoC器件系列的集成PCI Express® (PCIe®)。 Gilat的研发部总监 Avilay Lahman评论说:“在我们的商用卫星通信终端器应用中,SoC是非常吸引人的解决方案,在我们空间和功耗受限的系统中使用它之后,我们了减少分立器件的数量。在我们小心的评估和测试后,我们相信Altera的SoC功能最全面,能够帮助我们开发性能和功耗最优而且非常可靠的系统。” Altera的SoC由Altera、ARM以及第三方的操作系统、硬件设计工具和软件开发方案等很多辅助支持系统提供支持,简化了开发,方便了器件的应用。为进一步加强其工具辅助支持系统的支持,Altera和ARM今天宣布,他们联合开发了Altera®版ARM开发Studio 5™工具包,具有专门支持Altera SoC器件的FPGA自适应调试功能。请访www.altera.com.cn/ds-5-ae了解该工具包的详细信息。 为支持早期软件开发,Altera于2011年10月发布了SoC虚拟目标软件设计工具,支持客户在获得硬件之前便能够开始开发其应用软件。很多Altera客户已经采用了SoC虚拟目标工具,他们现在可以将其应用软件导入到SoC FPGA中,节省了数月的开发时间。 Altera将在这个星期在欧洲ARM技术研讨会上展示其Cyclone V SoC开发套件。此次展示包括Cyclone V SoC开发板,在两片CPU上启动并运行Linux。Altera代表将与您一起讨论SoC FPGA,重点是开发工具辅助支持系统。 供货信息 Altera目前发售Cyclone V SoC FPGA (5CSXA6)的初始样片, 它具有110K逻辑单元(LE)。 2013年第一季度将提供更多的样片,下半年将提供产品级器件。关于订购信息或者有关价格的问题,请联系您当地的Altera销售代表。

    时间:2012-12-11 关键词: Altera Linux SoC cyclone 28nm

  • Altera宣布开始提供新的Cyclone III版NiosII嵌入式评估套件

    altera公司宣布开始提供新的cyclone® iii版nios® ii嵌入式评估套件。nios ii评估套件是功能丰富的低成本平台,为嵌入式设计人员提供快捷简单的实践方式来评估nios ii处理器、sopc builder系统设计软件及其定制应用软件。  在独特的树脂玻璃箱中,nios ii 评估套件含有一块cyclone iii入门电路板和触摸屏lcd,通过屏幕触摸,支持开发人员启动网络和音频图像处理等实例应用软件。对于刚开始fpga处理器设计的软件开发人员,它还是理想的开发平台。  altera亚太区高级市场总监梁乐观评论说:“这一套件设计用于在高级低成本fpga上迅速高效地展示嵌入式计算能力。我们提供altera及其合作伙伴的大量应用软件,展示nios ii处理器的能力,帮助设计人员迅速将这些设计在他们自己的系统中发挥效用。”  套件包括为嵌入式软件开发提供的nios ii嵌入式设计包(eds),7个教程以及设计实例(含全部源代码),方便了nios ii嵌入式处理器的软件开发。套件还包括altera和几个嵌入式合作伙伴提供的10个设计实例,展示了采用fpga进行设计的独特优势。这些实例包括图像处理应用软件的硬件加速,以及演示fpga开发人员怎样通过以太网来更新硬件设计,加入新产品功能或者修复故障等远程fpga更新设计。  cyclone iii版nios ii嵌入式评估套件提供各种存储器和i/o接口,帮助设计人员进行大量的应用软件试验,这些存储器和接口包括:altera® cyclone iii ep3c25 fpga,含有25k逻辑单元32 mbytes ddr sdram1 mbyte ssram16 mbytes闪存10/100以太网(phy)800 x 480彩色触摸屏lcd安全数字(sd)卡i/f (含sd闪存卡)音频输出音频输入麦克风输入合成视频输入视频图像阵列(vga)输出ps/2接口rs-232  套件还包括电缆和附件,nios ii 评估套件cd-rom (含有软件教程和实例)以及含有nios ii eds的altera全套设计包dvd、altera megacore®知识产权(ip)库和quartus® ii网络版设计软件等。价格和供货信息  nios ii 评估套件订购码为dk-n2eval-3c25n,目前可以通过altera在线商店/buynioskitc3购买,价格为399美元。这一全面的评估套件旨在为众多的nios ii开发合作伙伴提供解决方案。/nios2eval上有cyclone iii版nios ii嵌入式评估套件的详细信息,/devkits上提供altera所有开发套件组合的信息。

    时间:2018-10-23 关键词: Altera 嵌入式 套件 ii cyclone uc/os

  • Altera发布新的Cyclone III版Nios II嵌入式评估套件

    altera公司日前宣布开始提供新的cyclone iii版nios ii嵌入式评估套件。nios ii评估套件是功能丰富的低成本平台,为嵌入式设计人员提供快捷简单的实践方式来评估nios ii处理器、sopc builder系统设计软件及其定制应用软件。 在独特的树脂玻璃箱中,nios ii评估套件含有一块cyclone iii入门电路板和触摸屏lcd,通过屏幕触摸,支持开发人员启动网络和音频图像处理等实例应用软件。对于刚开始fpga处理器设计的软件开发人员,它还是理想的开发平台。 altera亚太区高级市场总监梁乐观评论说:“这一套件设计用于在高级低成本fpga上迅速高效地展示嵌入式计算能力。我们提供altera及其合作伙伴的大量应用软件,展示nios ii处理器的能力,帮助设计人员迅速将这些设计在他们自己的系统中发挥效用。”   套件包括为嵌入式软件开发提供的nios ii嵌入式设计包(eds),7个教程以及设计实例(含全部源代码),方便了nios ii嵌入式处理器的软件开发。套件还包括altera和几个嵌入式合作伙伴提供的10个设计实例,展示了采用fpga进行设计的独特优势。这些实例包括图像处理应用软件的硬件加速,以及演示fpga开发人员怎样通过以太网来更新硬件设计,加入新产品功能或者修复故障等远程fpga更新设计。 cyclone iii版nios ii嵌入式评估套件提供各种存储器和i/o接口,帮助设计人员进行大量的应用软件试验,这些存储器和接口包括: ·altera cyclone iii ep3c25 fpga,含有25k逻辑单元 ·32 mbytes ddr sdram ·1 mbyte ssram ·16 mbytes闪存 ·10/100以太网(phy) ·800 x 480彩色触摸屏lcd ·安全数字(sd)卡i/f (含sd闪存卡) ·音频输出 ·音频输入 ·麦克风输入 ·合成视频输入 ·视频图像阵列(vga)输出 ·ps/2接口 ·rs-232 套件还包括电缆和附件,nios ii 评估套件cd-rom(含有软件教程和实例)以及含有nios ii eds的altera全套设计包dvd、altera megacore知识产权(ip)库和quartus ii网络版设计软件等。 价格和供货信息 nios ii 评估套件订购码为dk-n2eval-3c25n,价格为399美元。这一全面的评估套件旨在为众多的nios ii开发合作伙伴提供解决方案。

    时间:2018-10-31 关键词: Altera 嵌入式 套件 ii cyclone uc/os

  • Altera提前发低成本Cyclone II FPGA

        Altera(NASDAQ:ALTR)公司今天宣布新Cyclone™ II系列的第一个型号——EP2C35,比预定计划提前开始发售,进一步加强了Altera在低成本和90nm FPGA技术上的领先地位。Cyclone II器件逻辑单元(LE)高达68K而价格只有每千单元0.66美分,成为业界同类产品成本最低、密度最大的FPGA。在高密度90nm Stratix® II系列成功展示之后,Cyclone II系列延续了Altera在实现90nm产品上出众的运转能力。Cyclone II器件构建在非常成功的第一代Cyclone系列所采用的技术平台上。Cyclone II系列密度提高了三倍多,逻辑单元高达68K,其新增特性包括面向高性能数字信号处理(DSP)功能的150个18×18嵌入式乘法器,以及1.1 Mbits片内存储器。Cyclone II器件同样支持Altera的32位Nios® II嵌入式软核处理器。     Cyclone II器件中的Nios II处理器只占用了$0.35的逻辑,使其成为市场上成本最低的32位处理器。     自2004年6月开始,Cyclone II系列由Quartus® II软件4.1及其以后版本支持。EP2C35器件是Cyclone II系列提供的第一个型号。该系列其余5个型号将在下两个季度内发售。

    时间:2005-01-21 关键词: Altera FPGA ii cyclone iOS 成本

  • Altera Cyclone II FPGA扩展温度范围

    Altera公司今天宣布低成本Cyclone® II FPGA系列现在可以提供扩展温度范围器件。Cyclone II FPGA扩展温度器件可以工作在结温-40℃至125℃范围,为工业、军事和汽车电子系统设计人员提供了更大的灵活性,帮助他们缩短产品面市时间,降低产品成本。 Altera亚太区市场总监梁乐观说:“Cyclone II FPGA扩展温度器件体现了Altera主推的低成本系列的优势,帮助工程师开发对温度要求高的产品。我们全面的产品组合扩展了从低成本CPLD到高密度FPGA的密度范围,为温度敏感应用寻找最佳方案的设计人员将发现Altera是最好的选择。” 此外,Cyclone II 扩展温度器件和业界领先的Nios® II处理器相结合后,能够为对温度要求严格的应用提供理想的嵌入式解决方案。例如,娱乐系统、导航系统和远程信息控制等汽车应用可以在采用Nios II处理器的Cyclone II器件上实现。

    时间:2006-02-18 关键词: Altera FPGA ii cyclone iOS 温度范

  • Altera 推出Cyclone II FPGA启动套件

        Altera公司推出新的低成本Cyclone® II FPGA启动套件,进一步简化了FPGA设计。这一新套件含有业界成本最低的Cyclone II FPGA系列,在价格上面向广大的FPGA用户,包括以前没有FPGA经验的设计人员。其价格仅为150美金,为设计工程师提供丰富的硬件和软件资源,帮助他们开发对成本敏感的批量FPGA系统。     这一完整套件以简单经济的方式推出FPGA,是对FPGA不熟悉的设计人员最理想的选择。Cyclone II FPGA启动套件使工程师能够在设计中迅速发挥Cyclone II的低成本和产品及时面市优势。Cyclone II FPGA构建在TSMC的90nm工艺节点技术上,与竞争低成本FPGA相比,具有最好的性能和最低的功耗。     低成本套件含有工程师轻松实现设计所需的资源,包括开发软件、参考设计、电缆和编程硬件等。Cyclone II FPGA启动套件同Altera Quartus® II网络版设计软件一起发售,帮助设计人员以最高效率迅速完成设计。套件还含有用于嵌入式设计开发的Nios® II嵌入式处理器以及演示和参考设计等。     Altera亚太区市场总监梁乐观说:“新的Cyclone II启动套件为设计人员提供了工具和支持,帮助他们使用业界成本最低的FPGA迅速方便地完成设计开发。对设计工程师而言,这一套件使用方便,是开发成本敏感的大批量应用的理想平台,这些应用市场包括汽车、消费类、通信和视频处理等。”    可以通过Altera®在线商店或者通过Altera授权分销商订购Cyclone II启动套件,价格为150美金。

    时间:2006-10-23 关键词: Altera FPGA ii cyclone iOS

  • Cyclone III FPGA版嵌入式系统开发套件(Altera)

    Cyclone III FPGA版嵌入式系统开发套件(Altera)

    Altera公司宣布,开始提供Cyclone® III FPGA版嵌入式系统开发套件,这一全面的平台加速了FPGA嵌入式系统的原型设计和开发。开发套件采用了多块电路板,含有业界目前发售的密度最大的低成本FPGA——Cyclone III EP3C120,同时结合了一组高可靠性板上存储器、I/O接口、外设和预构建参考设计。借助最近发布的支持Altera Nios® II软核处理器的Wind River Linux,设计人员可以把这一硬件平台作为开发嵌入式Linux设计的基础。Altera的Cyclone III FPGA版嵌入式系统开发套件含有精选的预构建处理器系统、知识产权(IP)、操作系统和应用软件。用户可以从大量的板上实例处理器系统、演示设计和参考设计中进行选择,建立自己的FPGA嵌入式系统。Cyclone III版嵌入式系统开发套件采用了三电路板解决方案,包括一块具有两个高速中间连接器(HSMC)的Cyclone III FPGA开发板,一块LCD多媒体HSMC电路板和一块多用途HSMC卡。Cyclone III FPGA开发板具有一片EP3C120F780 FPGA、支持ECC的256 Mbytes双通道DDR2 SDRAM、8 Mbytes伪SRAM、64 Mbytes闪存和一个10/100/1000以太网通信端口。开发套件还提供Altera完整的设计包DVD,包括Quartus® II网络版设计软件、ModelSim®-Altera®入门版软件、Nios II嵌入式设计包和Altera的MegaCore® IP库。价格和供货信息现在可以通过Altera网上商店www.altera.com/esdk获得Cyclone III FPGA版嵌入式系统开发套件。开发套件的价格是1,995美元。

    时间:2009-03-20 关键词: Altera FPGA cyclone iOS iii

  • Cyclone III LS FPGA开发套件(Altera)

    Altera公司 宣布,开始提供Cyclone® III LS FPGA开发套件。利用该套件提供的硬件和软件解决方案,用户可以进行Altera Cyclone III LS FPGA原型开发,测试设计。这是功耗最低的FPGA,200K逻辑单元(LE)的静态功耗不到0.25W。在安全问题非常重要的很多工业应用中,用户可以使用Cyclone III LS FPGA的冗余和信息安全功能。Cyclone III LS FPGA开发套件利用了器件精选的安全功能。套件中的防篡改设计实例利用外部Altera® MAX II CPLD作为配置管理器来使用被动和主动安全功能。编程文件加密和JTAG端口保护提供了防止保密设计文件被盗取的被动层,而CRC错误探测功能和内部振荡器则帮助设计人员开发应用程序来主动监视工作过程中是否出现设计篡改。Altera公司器件产品市场资深总监Luanne Schirrmeister评论说:“通过Cyclone III LS FPGA开发套件,用户能够深入了解作为保护IP不被盗取和伪造的低功耗设计解决方案而推出的Cyclone III LS器件。采用这一套件,工业用户能够充满信心的进行创新,Cyclone III LS FPGA的防篡改、设计安全和设计分离功能确保了他们的设计是安全的。”Cyclone III LS开发套件为用户提供了丰富的视频、数据和图像处理资源。Cyclone III LS FPGA (EP3CLS200)含有8 Mbits嵌入式存储器、396个嵌入式乘法器和200K LE,静态功耗不到0.25 W。开发套件中有一块基于Cyclone III LS EP3CLS200F780C7N FPGA的开发板,开发套件版Quartus® II设计软件的一年许可,还可以使用Altera的MegaCore® IP库,包括Nios® II嵌入式设计包。价格和供货信息 已经开始提供Cyclone III LS开发套件,价格为3,495美元。

    时间:2009-10-18 关键词: Altera FPGA cyclone iOS ls iii

  • 高清晰LCD HDTV中使用Cyclone III FPGA技术

    当今的液晶显示(LCD) 技术在高清晰电视(HDTV) 领域得到了广泛应用,其挑战在于如何获得更高的分辨率,实现更快的数据速率。提高数据速率需要专业图像处理算法来支持快速移动的视频。业界遇到的主要问题是:怎样实现这些算法,率先将产品推向市场,并且能够控制好产品功耗?为解决这一问题,当硬件平台和不同尺寸的LCD 显示屏连接时,设计人员需要确定怎样重新配置图像处理算法。面积较大的LCD 显示屏需要更快的数据速率,因此,难点在于怎样根据显示屏大小来调整数据速率。采用新的低成本Cyclone® III FPGA 系列很容易处理这些问题。设计人员可以在Cyclone III FPGA 中应用图像处理算法,转换数字视频信号并映射至显示屏。而且,设计人员还可以充分发挥Cyclone III FPGA 的灵活性,重新配置图像处理算法,针对面积较大的显示屏来提高数据速率。所以,设计人员能够为所有类型的LCD 显示屏开发通用硬件平台。Cyclone III FPGA 的优点Cyclone III FPGA 在数字电视和显示屏应用上非常灵活,能够实现最佳成本和性能。LCD 电视生产商可以把Cyclone III FPGA 当做协处理器,运行实时嵌入式操作系统,控制所有的显示设备。除了显示中心控制以外,设计人员还可以在数据通道上结合使用Cyclone III FPGA 和ASSP,进行特殊视频和图像处理。例如,FPGA 适合实现选择显示功能,在视频流中进行实时图像缩放。Cyclone III FPGA 含有288 个经过优化的硬核数字信号处理(DSP) 模块,构成了视频和图像处理的基本单元。DSP 模块具有高速并行处理能力,适合执行DSP 应用程序,例如需要较高数据吞吐量的图像处理任务等。最常用的DSP 功能包括有限冲击响应(FIR) 滤波器、复数FIR 滤波器、快速傅立叶变换(FFT)、离散余弦变换(DCT) 和相关器等。这些功能是HDTV 以及其他综合LCD 应用的基本模块。新技术克服了HDTV 中的障碍目前的大屏幕显示会把很小的瑕疵放大为很大的图像失真,导致消费者不愿意购买大屏幕显示设备。显示设计人员必须采取措施滤除这些瑕疵,平滑锯齿边沿以及快速抖动等。实现这类图像处理逻辑可以采用ASSP、ASIC 或者FPGA。然而,对于设计人员而言,ASSP 无法突出企业的产品优势,而ASIC 的开发时间很长,价格昂贵。只有FPGA 能够快速灵活地实现设计,抢在竞争对手之前把产品推向市场。在目前的市场上,Cyclone III FPGA 的成本和功耗要比任何其他FPGA 都低,使FPGA 成为图像处理领域更愿意选择的解决方案。此外,当今新的HDTV 为人们提供了更好的视觉体验,但常常要处理已有的标准清晰度(SD) 输入信号。显示设备公司希望能够增强SD 输入图像,采用缩放功能,而这都可以在Cyclone III FPGA 中利用Altera®视频和图像处理包提供的内核来轻松实现。表1 列出了各种MegaCore® 功能。表1. IP MegaCore 功能点击看原图视频输入格式在典型的数字LCD 电视结构( 图1 所示) 中,调谐器模块可以是卫星、地面或者电缆解调器,含有MPEG2或者MPEG4 解码器。除了数字显示调谐器信号以外,典型的LCD 电视还提供外部视频输入,例如DVI( 数字视觉接口) 或者HDMI( 高清晰多媒体接口)、模拟RGB、CVBS、S 视频和复合视频信号等。LCD HDTV 监视器必须能够处理各种视频输入格式。有的格式可以直接映射到显示屏上,而有的格式必须重新缩放才能正常显示。图1. 典型的数字LCD 电视结构图 [!--empirenews.page--]Nios 嵌入式处理器出于多种考虑,设计人员在实现控制功能上没有采用硬件逻辑( 通常以状态机的形式),而是转向Nios®II 嵌入式处理器。首先,其设计调试要比HDL 简单。除了简化开发之外,设计人员还希望CPU 和工具包能够通用,适合多种应用。而且,Nios II 软核处理器是性价比非常高的解决方案,不需要外部处理器,设计人员可以把它嵌入到现有FPGA 设计中,没有额外成本。对于DTV 应用,Nios II 处理器控制所有的数据流,包括:将视频流送至显示屏 远程控制处理 常规的管理任务 处理条件访问接口,例如智能卡等 从视频流中解密控制字FPGA 的优点LCD HDTV 的核心是其图像处理和时序控制模块( 如图2 所示)。图像处理模块通常包括扫描速率转换器、帧速率转换器、色彩解码器、移动探测、scalar 和去隔行等功能。图2. 典型的LCD 电视接口结构图[!--empirenews.page--]HDTV LCD 显示屏的色彩响应时间取决于色彩内容,要比传统的显示器慢。这对图像处理算法而言是一种挑战,需要进行更多的处理来消除相关的显示瑕疵。Cyclone III FPGA 在设计上的灵活性有很大优势,设计人员可以在器件中重新设计算法,而不用重新编程。更重要的是Cyclone III 系列在密度、板上存储器和 I/O 等很方面的处理能力非常强,设计人员可以利用这些资源针对最终产品设计合适的应用程序。例如,上面的设计使用一个时序控制器通道,实现小屏或者低分辨率显示。而利用Cyclone III FPGA,设计人员可以使用两通道时序控制器,支持分辨率更高的显示屏或者尺寸更大的( 大于36 英寸) 显示屏。在这些应用上,Cyclone III 系列的特性要优于任何其他低成本FPGA,这些特性包括:快速I/O 支持外部存储器访问 X36 DDR2 高达200 MHz 存储器模块容量增大到9Kbits,实现效率更高的视频线缓冲。 使用片内匹配( 包括LVDS、mini-LVDS 和RSDS) 的集成差分缓冲轻松实现I/O 设计,不需要外部电阻,简化了PCB 布板设计。 灵活的PLL 支持: 更多的输出,每个器件全局时钟数量高达20 个。 高效动态PLL 相位和频率调整,支持可变刷新率。 PLL 级联,不需要片外走线,简化了PCB 布板设计。 输入时钟频率最低5MHz,支持低成本时钟。 低功耗,在温度要求比较高的消费类应用环境中,这是很明显的优势。I/O 灵活性Cyclone III FPGA 的I/O 非常灵活,在新标准层出不穷的环境下,工程师可以充分利用这一点来开发设计。例如,在上面的设计中( 图2),视频板通过LVDS 总线和LCD 模块进行接口。市场上目前对DisplayPort 等标准非常关注,这类标准能够同时支持个人计算机和家庭娱乐系统,今后很有可能成为新的接口选择。然而,很多ASSP 并不支持新标准,工程师转而采用FPGA,利用合适的接口实现需要的功能。Cyclone III FPGA 可以和多种标准连通,能够支持这类标准,其PLL 输出实现需要的时序和控制功能。Cyclone III FPGA 的I/O 价值还体现在RSDS 上,以前的Cyclone 器件便具有该功能,现在还包含了片内匹配。现在,设计人员不必再为接口设计大量的电阻,提高了信号完整性,减少了元件数量。视频增强显示设备生产商利用Cyclone III FPGA 以及上面讨论的视频和图像处理包,增加真色彩和移动专用算法,提高性能,快速完成开发,充分挖掘市场机遇,突出其产品优势。有两种专用视频增强方法来实现LCD 显示屏的真视频显示性能。第一种方法是时域抖动,在一定时间周期内,使象素迅速接通和关断,为不同的颜色生成真灰度级。第二种是空间抖动,产生数量合适的颜色强度级。空间抖动会产生空间噪声,出现误码扩散;需要进一步滤波,进行精细调整来消除这类噪声。性能Cyclone III FPGA 具备DSP 处理能力,含有4Mbits 的RAM,288 个硬核DSP 模块以及120K 逻辑单元,性能得以大幅度提高。Cyclone III FPGA 还可以提供多个DSP 处理器支持,帮助设计人员降低了成本,提高了集成度,大大降低了功耗。结论LCD 以前只是用于稳定地显示计算机数据文本和图像,现在可以在大屏幕上显示快速移动的视频内容。这需要采用专门的图像处理算法,而FPGA 能够实现这些算法。LCD 设计人员利用Cyclone III 系列FPGA 的容量和特性,根据显示屏大小,在标准硬件平台上对这些算法重新配置,大大降低了生产成本,缩短了产品面市时间。而且,灵活的Cyclone III FPGA 还可以帮助设计人员进行动态图像处理,使LCD 能够进一步深入到前沿的商用电视和显示应用领域。

    时间:2010-03-26 关键词: LCD FPGA cyclone hdtv iOS iii 高清晰

  • Cyclone III FPGA技术在高清晰LCD HDTV中的应用

    当今的液晶显示(LCD) 技术在高清晰电视(HDTV) 领域得到了广泛应用,其挑战在于如何获得更高的分辨率,实现更快的数据速率。提高数据速率需要专业图像处理算法来支持快速移动的视频。业界遇到的主要问题是:怎样实现这些算法,率先将产品推向市场,并且能够控制好产品功耗? 为解决这一问题,当硬件平台和不同尺寸的LCD 显示屏连接时,设计人员需要确定怎样重新配置图像处理算法。面积较大的LCD 显示屏需要更快的数据速率,因此,难点在于怎样根据显示屏大小来调整数据速率。 采用新的低成本Cyclone® III FPGA 系列很容易处理这些问题。设计人员可以在Cyclone III FPGA 中应用图像处理算法,转换数字视频信号并映射至显示屏。而且,设计人员还可以充分发挥Cyclone III FPGA 的灵活性,重新配置图像处理算法,针对面积较大的显示屏来提高数据速率。所以,设计人员能够为所有类型的LCD 显示屏开发通用硬件平台。 Cyclone III FPGA 的优点 Cyclone III FPGA 在数字电视和显示屏应用上非常灵活,能够实现最佳成本和性能。LCD 电视生产商可以把Cyclone III FPGA 当做协处理器,运行实时嵌入式操作系统,控制所有的显示设备。除了显示中心控制以外,设计人员还可以在数据通道上结合使用Cyclone III FPGA 和ASSP,进行特殊视频和图像处理。例如,FPGA 适合实现选择显示功能,在视频流中进行实时图像缩放。 Cyclone III FPGA 含有288 个经过优化的硬核数字信号处理(DSP) 模块,构成了视频和图像处理的基本单元。DSP 模块具有高速并行处理能力,适合执行DSP 应用程序,例如需要较高数据吞吐量的图像处理任务等。最常用的DSP 功能包括有限冲击响应(FIR) 滤波器、复数FIR 滤波器、快速傅立叶变换(FFT)、离散余弦变换(DCT) 和相关器等。这些功能是HDTV 以及其他综合LCD 应用的基本模块。 新技术克服了HDTV 中的障碍 目前的大屏幕显示会把很小的瑕疵放大为很大的图像失真,导致消费者不愿意购买大屏幕显示设备。显示设计人员必须采取措施滤除这些瑕疵,平滑锯齿边沿以及快速抖动等。 实现这类图像处理逻辑可以采用ASSP、ASIC 或者FPGA。然而,对于设计人员而言,ASSP 无法突出企业的产品优势,而ASIC 的开发时间很长,价格昂贵。只有FPGA 能够快速灵活地实现设计,抢在竞争对手之前把产品推向市场。在目前的市场上,Cyclone III FPGA 的成本和功耗要比任何其他FPGA 都低,使FPGA 成为图像处理领域更愿意选择的解决方案。 此外,当今新的HDTV 为人们提供了更好的视觉体验,但常常要处理已有的标准清晰度(SD) 输入信号。显示设备公司希望能够增强SD 输入图像,采用缩放功能,而这都可以在Cyclone III FPGA 中利用Altera®视频和图像处理包提供的内核来轻松实现。表1 列出了各种MegaCore® 功能。 表1. IP MegaCore 功能 点击看原图 视频输入格式 在典型的数字LCD 电视结构( 图1 所示) 中,调谐器模块可以是卫星、地面或者电缆解调器,含有MPEG2或者MPEG4 解码器。除了数字显示调谐器信号以外,典型的LCD 电视还提供外部视频输入,例如DVI( 数字视觉接口) 或者HDMI( 高清晰多媒体接口)、模拟RGB、CVBS、S 视频和复合视频信号等。 LCD HDTV 监视器必须能够处理各种视频输入格式。有的格式可以直接映射到显示屏上,而有的格式必须重新缩放才能正常显示。 图1. 典型的数字LCD 电视结构图 [!--empirenews.page--] Nios 嵌入式处理器 出于多种考虑,设计人员在实现控制功能上没有采用硬件逻辑( 通常以状态机的形式),而是转向Nios®II 嵌入式处理器。首先,其设计调试要比HDL 简单。除了简化开发之外,设计人员还希望CPU 和工具包能够通用,适合多种应用。而且,Nios II 软核处理器是性价比非常高的解决方案,不需要外部处理器,设计人员可以把它嵌入到现有FPGA 设计中,没有额外成本。 对于DTV 应用,Nios II 处理器控制所有的数据流,包括: 将视频流送至显示屏 远程控制处理 常规的管理任务 处理条件访问接口,例如智能卡等 从视频流中解密控制字 FPGA 的优点 LCD HDTV 的核心是其图像处理和时序控制模块( 如图2 所示)。图像处理模块通常包括扫描速率转换器、帧速率转换器、色彩解码器、移动探测、scalar 和去隔行等功能。 图2. 典型的LCD 电视接口结构图 [!--empirenews.page--] HDTV LCD 显示屏的色彩响应时间取决于色彩内容,要比传统的显示器慢。这对图像处理算法而言是一种挑战,需要进行更多的处理来消除相关的显示瑕疵。Cyclone III FPGA 在设计上的灵活性有很大优势,设计人员可以在器件中重新设计算法,而不用重新编程。 更重要的是Cyclone III 系列在密度、板上存储器和 I/O 等很方面的处理能力非常强,设计人员可以利用这些资源针对最终产品设计合适的应用程序。 例如,上面的设计使用一个时序控制器通道,实现小屏或者低分辨率显示。而利用Cyclone III FPGA,设计人员可以使用两通道时序控制器,支持分辨率更高的显示屏或者尺寸更大的( 大于36 英寸) 显示屏。在这些应用上,Cyclone III 系列的特性要优于任何其他低成本FPGA,这些特性包括: 快速I/O 支持外部存储器访问 X36 DDR2 高达200 MHz 存储器模块容量增大到9Kbits,实现效率更高的视频线缓冲。 使用片内匹配( 包括LVDS、mini-LVDS 和RSDS) 的集成差分缓冲轻松实现I/O 设计,不需要外部电阻,简化了PCB 布板设计。 灵活的PLL 支持: 更多的输出,每个器件全局时钟数量高达20 个。 高效动态PLL 相位和频率调整,支持可变刷新率。 PLL 级联,不需要片外走线,简化了PCB 布板设计。 输入时钟频率最低5MHz,支持低成本时钟。 低功耗,在温度要求比较高的消费类应用环境中,这是很明显的优势。 I/O 灵活性 Cyclone III FPGA 的I/O 非常灵活,在新标准层出不穷的环境下,工程师可以充分利用这一点来开发设计。例如,在上面的设计中( 图2),视频板通过LVDS 总线和LCD 模块进行接口。市场上目前对DisplayPort 等标准非常关注,这类标准能够同时支持个人计算机和家庭娱乐系统,今后很有可能成为新的接口选择。然而,很多ASSP 并不支持新标准,工程师转而采用FPGA,利用合适的接口实现需要的功能。Cyclone III FPGA 可以和多种标准连通,能够支持这类标准,其PLL 输出实现需要的时序和控制功能。 Cyclone III FPGA 的I/O 价值还体现在RSDS 上,以前的Cyclone 器件便具有该功能,现在还包含了片内匹配。现在,设计人员不必再为接口设计大量的电阻,提高了信号完整性,减少了元件数量。 视频增强 显示设备生产商利用Cyclone III FPGA 以及上面讨论的视频和图像处理包,增加真色彩和移动专用算法,提高性能,快速完成开发,充分挖掘市场机遇,突出其产品优势。有两种专用视频增强方法来实现LCD 显示屏的真视频显示性能。 第一种方法是时域抖动,在一定时间周期内,使象素迅速接通和关断,为不同的颜色生成真灰度级。第二种是空间抖动,产生数量合适的颜色强度级。空间抖动会产生空间噪声,出现误码扩散;需要进一步滤波,进行精细调整来消除这类噪声。 性能 Cyclone III FPGA 具备DSP 处理能力,含有4Mbits 的RAM,288 个硬核DSP 模块以及120K 逻辑单元,性能得以大幅度提高。Cyclone III FPGA 还可以提供多个DSP 处理器支持,帮助设计人员降低了成本,提高了集成度,大大降低了功耗。 结论 LCD 以前只是用于稳定地显示计算机数据文本和图像,现在可以在大屏幕上显示快速移动的视频内容。这需要采用专门的图像处理算法,而FPGA 能够实现这些算法。LCD 设计人员利用Cyclone III 系列FPGA 的容量和特性,根据显示屏大小,在标准硬件平台上对这些算法重新配置,大大降低了生产成本,缩短了产品面市时间。而且,灵活的Cyclone III FPGA 还可以帮助设计人员进行动态图像处理,使LCD 能够进一步深入到前沿的商用电视和显示应用领域。

    时间:2012-01-14 关键词: LCD FPGA cyclone hdtv iOS iii 高清晰

  • Altera Cyclone IV GX系列FPGA开发方案

    Altera 公司的Cyclone IV 系列FPGA包括两个系列:Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架构,6 K 到150 K 的逻辑单元,高达6.3 Mb 的嵌入式存储器,小于1.5 W 的总功耗;Cyclone IV GX 器件提供高达八个3.125 Gbps高速收发器,用于大批量,成本敏感的应用如无线、有线、广播、工业,用户以及通信等行业.本文介绍了Cyclone IV 器件系列主要特性,收发器通道框图以及Cyclone IV GX FPGA开发套件主要特性,框图,电路图和材料清单. Altera 新的Cyclone®IV 系列 FPGA 器件巩固了Cyclone 系列在低成本、低功耗FPGA市场的领导地位,并且目前提供集成收发器功能的型号。Cyclone IV 器件旨在用于大批量,成本敏感的应用,使系统设计师在降低成本的同时又能够满足不断增长的带宽要求。 Cyclone IV 器件系列是建立在一个优化的低功耗工艺基础之上,并提供以下两种型 号: ■ Cyclone IV E— 最低的功耗,通过最低的成本实现较高的功能性 ■ Cyclone IV GX— 最低的功耗,集成了3.125 Gbps 收发器的最低成本的FPGA Cyclone IV 器件集成了一个可选择的低成本收发器,在未影响性能的情况下,节省了功耗及成本。针对无线、有线、广播、工业,用户以及通信等行业中的低成本的小型应用,Cyclone IV 器件无疑是最理想的选择。 Cyclone IV 器件系列主要特性: ■ 低成本、低功耗的FPGA 架构: ■ 6 K 到150 K 的逻辑单元 ■ 高达6.3 Mb 的嵌入式存储器 ■ 高达360 个18 × 18 乘法器,实现DSP 处理密集型应用 ■ 协议桥接应用,实现小于1.5 W 的总功耗 ■ Cyclone IV GX 器件提供高达八个高速收发器以支持: ■ 高达3.125 Gbps 的数据速率 ■ 8B/10B 编码器/ 解码器 ■ 8-bit 或者10-bit 位物理介质附加子层(PMA) 到物理编码子层(PCS) 接口 ■ 字节串化器/ 解串器(SERDES) ■ 字对齐器 ■ 速率匹配FIFO ■ 公共无线电接口(CPRI) 的TX 位滑块 ■ 电路空闲 ■ 动态通道重配置以实现数据速率及协议的即时修改 ■ 静态均衡及预加重以实现最佳的信号完整性 ■ 每通道150 mW 的功耗 ■ 灵活的时钟结构以支持单一收发器模块中的多种协议 ■ Cyclone IV GX 器件对PCI Express (PIPE)(PCIe)Gen 1 提供了专用的硬核IP: ■ ×1,×2, 和×4 通道配置 ■ 终点和根端口配置 ■ 高达256-byte 的有效负载 ■ 一个虚拟通道 ■ 2 KB 重试缓存 ■ 4 KB 接收(Rx) 缓存 ■ Cyclone IV GX 器件提供多种协议支持: ■ PCIe (PIPE) Gen 1×1,×2, 和×4 (2.5 Gbps) ■ 千兆以太网(1.25 Gbps) ■ CPRI ( 高达3.072 Gbps) ■ XAUI (3.125 Gbps) ■ 三倍速率串行数字接口(SDI)( 高达2.97 Gbps) ■ 串行RapidIO(3.125 Gbps) ■ Basic 模式( 高达3.125 Gbps) ■ V-by-One( 高达3.0 Gbps) ■ DisplayPort(2.7 Gbps) ■ 串行高级技术附件(Serial Advanced Technology Attachment (SATA))( 高达3.0 Gbps) ■ OBSAI( 高达3.072 Gbps) ■ 高达532 个用户I/O ■ 高达840 Mbps 发送器(Tx), 875 Mbps Rx 的LVDS 接口 ■ 支持高达200 MHz 的DDR2 SDRAM 接口 ■ 支持高达167 MHz 的QDRII SRAM 和DDR SDRAM ■ 每器件中高达8 个锁相环(PLLs) ■ 支持商业与工业温度等级 Cyclone IV 器件系列体系结构 这一部分介绍了Cyclone IV 器件的体系结构,其中包括以下几方面内容: ■ FPGA 核心架构 ■ I/O 特性 ■ 时钟管理 ■ 外部存储器接口 ■ 配置 ■ 高速收发器( 仅适用于Cyclone IV GX 器件) ■ PCI Express 的硬核IP( 仅适用于Cyclone IV GX 器件) FPGA 核心架构 Cyclone IV 器件采用了与成功的Cyclone 系列器件相同的核心架构。这一架构包括由四输入查找表(LUTs) 构成的LE, 存储器模块以及乘法器。 每一个Cyclone IV 器件的M9K 存储器模块都具有9 Kbit 的嵌入式SRAM 存储器。您可以把M9K 模块配置成单端口、简单双端口、真双端口RAM 以及FIFO 缓冲器或者ROM,通过配置也可以实现表1-7 中的数据宽度。 Cyclone IV 器件中的乘法器体系结构与现有的Cyclone 系列器件是相同的。嵌入式乘法器模块可以在单一模块中实现一个18 × 18 或两个 9 × 9 乘法器。Altera 针对乘法器模块的使用提供了一整套的DSP IP,其中包括有限脉冲响应(FIR), 快速傅里叶变换(FFT) 和数字控制震荡器(NCO) 功能。Quartus®II 设计软件中的DSP Builder 工具集成了MathWorks Simulink 与MATLAB 设计环境,从而实现了一体化的DSP 设计流程。 图1.Cyclone IV GX 器件的收发器通道框图 [!--empirenews.page--] Altera Cyclone IV GX FPGA开发套件 Altera® Cyclone® IV GX FPGA开发套件为迅速开始开发低成本、低功耗FPGA系统级设计提供了全面的、同类最佳的设计环境。该套件帮助您缩短了产品开发周期,使您能够更迅速的将产品推向市场,树立新的产品里程碑。采用这一平台,您能够: 使用Cyclone IV GX PCI Express硬核知识产权(IP)和PCI-SIG®兼容电路板,开发并测试PCI Express® Gen1 x1、x2、x4端点设计。 使用板上DDR2存储器,通过其扩展功能,高速中间链接卡(HSMC)连接器,开发并测试多通路协议桥接设计。Altera合作伙伴提供30多种不同的HSMC,以及CPRI、SATA和SDI等支持协议。 重新使用套件电路板测试系统提供的实例设计,加速您的FPGA设计。 针对您产品的低成本和低功耗电路板,使用套件的主板作为设计模型。 Cyclone IV GX FPGA开发套件包括: Cyclone IV GX FPGA开发板(参见图1) 安装的器件 F896封装的Cyclone IV GX EP4CGX150N FPGA 配置状态和设置单元 通过MAX® II EPM2210 CPLD和闪存进行被动串行(PS)配置 使用Quartus®II编程器的板上USB-BlasterTM下载电缆 时钟 板上时钟振荡器:50 MHz、100 MHz(可设置)和125 MHz 用于外部时钟输入的SMA连接器 用于时钟输出的SMA连接器 通用用户输入和输出 LED LCD显示屏 按键和双列直插封装(DIP)开关 存储器件 128-MB DDR2 SDRAM,支持32位数据总线。 64-MB同步闪存和4-MB SSRAM 元件和接口 PCI Express边沿连接器 10/100/1000-Mbps以太网PHY,提供RJ-45连接器。 两个HSMC连接器 电源测量电路 电源 笔记本计算机直流输入 PCI Express边沿连接器电源 其他特性 PCI Express短卡 符合RoHS Cyclone IV GX FPGA开发套件软件组成(可以通过表2下载) 设计实例 电路板更新入口,含有Nios®II处理器网络服务器,支持远程系统更新。 电路板测试系统 完整的文档(参见表2) 免费的Quartus II网络版软件,包括对Cyclone IV FPGA的支持,以及: Nios II嵌入式设计套装 MegaCore®IP库包括PCI Express、三速以太网、SDI和DDR2高性能控制器MegaCore IP内核 通过OpenCore Plus进行IP评估 回环和调试HSMC 电源适配器和电缆 图2.Cyclone IV GX FPGA开发套件外形图和主要元件分布图 The board features the following major component blocks: ■ Cyclone IV GX EP4CGX150DF31 FPGA in the 896-pin FineLine BGA (FBGA)package ■ 1.2-V core power ■ MAX® II EPM2210GF256 CPLD in the 256-pin FBGA package ■ 1.8-V core power ■ FPGA configuration circuitry ■ MAX II CPLD EPM2210 System Controller and flash fast passive parallel (FPP) configuration ■ Active serial configuration ■ On-board USB-BlasterTM for use with the Quartus® II Programmer ■ JTAG header for external USB-Blaster with the Quartus II Programmer ■ On-Board ports ■ Embedded USB-Blaster ■ One gigabit Ethernet port ■ Communication ports ■ PCI Express (PCIe) edge connector ■ 10/100/1000BASE-T Ethernet PHY with RJ-45 connector ■ Two High-Speed Mezzanine Card (HSMC) interfaces ■ On-Board memory ■ 4-MB (x16) Synchronous Static Random Access Memory (SSRAM) ■ Two 32-MB (x32) DDR2 SDRAM ■ 64-MB flash ■ On-Board clocking circuitry ■ 50.000-MHz oscillator ■ 125.000-MHz oscillator ■ SMA clock input ■ SMA clock output ■ Programmable oscillator (default: 100.000-MHz) ■ General user I/O ■ LEDs and display ■ Eight FPGA user LEDs ■ One configuration done LED ■ One error LED ■ Five Ethernet status LEDs ■ One USB status LED ■ One power status LED ■ Five configuration LEDs ■ A two-line 16-character LCD display ■ Push-Button switches ■ One CPU reset push-button switch ■ One MAX II configuration reset push-button switch ■ One program-load push-button switch—configure the FPGA from flash memory ■ One program-select push-button switch—select image to load from flash memory or serial configuration (EPCS) device ■ Four general user push-button switches ■ DIP switches ■ Board settings DIP switch ■ JTAG chain select DIP switch ■ PCIe control DIP switch ■ Configuration settings DIP switch ■ User DIP switch ■ Power supply ■ 16-V DC input ■ 2.5-mm barrel jack for DC power input ■ On/Off slide power switch ■ On-Board power measurement circuitry ■ 20-W per HSMC interface ■ Mechanical ■ PCIe small form factor board ■ Bench-top operation  

    时间:2012-04-09 关键词: 方案 Altera FPGA cyclone iOS iv

  • 高清晰LCD HDTV中使用Cyclone III FPGA技术

    当今的液晶显示(LCD) 技术在高清晰电视(HDTV) 领域得到了广泛应用,其挑战在于如何获得更高的分辨率,实现更快的数据速率。提高数据速率需要专业图像处理算法来支持快速移动的视频。业界遇到的主要问题是:怎样实现这些算法,率先将产品推向市场,并且能够控制好产品功耗?为解决这一问题,当硬件平台和不同尺寸的LCD 显示屏连接时,设计人员需要确定怎样重新配置图像处理算法。面积较大的LCD 显示屏需要更快的数据速率,因此,难点在于怎样根据显示屏大小来调整数据速率。采用新的低成本Cyclone® III FPGA 系列很容易处理这些问题。设计人员可以在Cyclone III FPGA 中应用图像处理算法,转换数字视频信号并映射至显示屏。而且,设计人员还可以充分发挥Cyclone III FPGA 的灵活性,重新配置图像处理算法,针对面积较大的显示屏来提高数据速率。所以,设计人员能够为所有类型的LCD 显示屏开发通用硬件平台。Cyclone III FPGA 的优点Cyclone III FPGA 在数字电视和显示屏应用上非常灵活,能够实现最佳成本和性能。LCD 电视生产商可以把Cyclone III FPGA 当做协处理器,运行实时嵌入式操作系统,控制所有的显示设备。除了显示中心控制以外,设计人员还可以在数据通道上结合使用Cyclone III FPGA 和ASSP,进行特殊视频和图像处理。例如,FPGA 适合实现选择显示功能,在视频流中进行实时图像缩放。Cyclone III FPGA 含有288 个经过优化的硬核数字信号处理(DSP) 模块,构成了视频和图像处理的基本单元。DSP 模块具有高速并行处理能力,适合执行DSP 应用程序,例如需要较高数据吞吐量的图像处理任务等。最常用的DSP 功能包括有限冲击响应(FIR) 滤波器、复数FIR 滤波器、快速傅立叶变换(FFT)、离散余弦变换(DCT) 和相关器等。这些功能是HDTV 以及其他综合LCD 应用的基本模块。新技术克服了HDTV 中的障碍目前的大屏幕显示会把很小的瑕疵放大为很大的图像失真,导致消费者不愿意购买大屏幕显示设备。显示设计人员必须采取措施滤除这些瑕疵,平滑锯齿边沿以及快速抖动等。实现这类图像处理逻辑可以采用ASSP、ASIC 或者FPGA。然而,对于设计人员而言,ASSP 无法突出企业的产品优势,而ASIC 的开发时间很长,价格昂贵。只有FPGA 能够快速灵活地实现设计,抢在竞争对手之前把产品推向市场。在目前的市场上,Cyclone III FPGA 的成本和功耗要比任何其他FPGA 都低,使FPGA 成为图像处理领域更愿意选择的解决方案。此外,当今新的HDTV 为人们提供了更好的视觉体验,但常常要处理已有的标准清晰度(SD) 输入信号。显示设备公司希望能够增强SD 输入图像,采用缩放功能,而这都可以在Cyclone III FPGA 中利用Altera®视频和图像处理包提供的内核来轻松实现。表1 列出了各种MegaCore® 功能。表1. IP MegaCore 功能点击看原图视频输入格式在典型的数字LCD 电视结构( 图1 所示) 中,调谐器模块可以是卫星、地面或者电缆解调器,含有MPEG2或者MPEG4 解码器。除了数字显示调谐器信号以外,典型的LCD 电视还提供外部视频输入,例如DVI( 数字视觉接口) 或者HDMI( 高清晰多媒体接口)、模拟RGB、CVBS、S 视频和复合视频信号等。LCD HDTV 监视器必须能够处理各种视频输入格式。有的格式可以直接映射到显示屏上,而有的格式必须重新缩放才能正常显示。图1. 典型的数字LCD 电视结构图 [!--empirenews.page--]Nios 嵌入式处理器出于多种考虑,设计人员在实现控制功能上没有采用硬件逻辑( 通常以状态机的形式),而是转向Nios®II 嵌入式处理器。首先,其设计调试要比HDL 简单。除了简化开发之外,设计人员还希望CPU 和工具包能够通用,适合多种应用。而且,Nios II 软核处理器是性价比非常高的解决方案,不需要外部处理器,设计人员可以把它嵌入到现有FPGA 设计中,没有额外成本。对于DTV 应用,Nios II 处理器控制所有的数据流,包括:将视频流送至显示屏 远程控制处理 常规的管理任务 处理条件访问接口,例如智能卡等 从视频流中解密控制字FPGA 的优点LCD HDTV 的核心是其图像处理和时序控制模块( 如图2 所示)。图像处理模块通常包括扫描速率转换器、帧速率转换器、色彩解码器、移动探测、scalar 和去隔行等功能。图2. 典型的LCD 电视接口结构图[!--empirenews.page--]HDTV LCD 显示屏的色彩响应时间取决于色彩内容,要比传统的显示器慢。这对图像处理算法而言是一种挑战,需要进行更多的处理来消除相关的显示瑕疵。Cyclone III FPGA 在设计上的灵活性有很大优势,设计人员可以在器件中重新设计算法,而不用重新编程。更重要的是Cyclone III 系列在密度、板上存储器和 I/O 等很方面的处理能力非常强,设计人员可以利用这些资源针对最终产品设计合适的应用程序。例如,上面的设计使用一个时序控制器通道,实现小屏或者低分辨率显示。而利用Cyclone III FPGA,设计人员可以使用两通道时序控制器,支持分辨率更高的显示屏或者尺寸更大的( 大于36 英寸) 显示屏。在这些应用上,Cyclone III 系列的特性要优于任何其他低成本FPGA,这些特性包括:快速I/O 支持外部存储器访问 X36 DDR2 高达200 MHz 存储器模块容量增大到9Kbits,实现效率更高的视频线缓冲。 使用片内匹配( 包括LVDS、mini-LVDS 和RSDS) 的集成差分缓冲轻松实现I/O 设计,不需要外部电阻,简化了PCB 布板设计。 灵活的PLL 支持: 更多的输出,每个器件全局时钟数量高达20 个。 高效动态PLL 相位和频率调整,支持可变刷新率。 PLL 级联,不需要片外走线,简化了PCB 布板设计。 输入时钟频率最低5MHz,支持低成本时钟。 低功耗,在温度要求比较高的消费类应用环境中,这是很明显的优势。I/O 灵活性Cyclone III FPGA 的I/O 非常灵活,在新标准层出不穷的环境下,工程师可以充分利用这一点来开发设计。例如,在上面的设计中( 图2),视频板通过LVDS 总线和LCD 模块进行接口。市场上目前对DisplayPort 等标准非常关注,这类标准能够同时支持个人计算机和家庭娱乐系统,今后很有可能成为新的接口选择。然而,很多ASSP 并不支持新标准,工程师转而采用FPGA,利用合适的接口实现需要的功能。Cyclone III FPGA 可以和多种标准连通,能够支持这类标准,其PLL 输出实现需要的时序和控制功能。Cyclone III FPGA 的I/O 价值还体现在RSDS 上,以前的Cyclone 器件便具有该功能,现在还包含了片内匹配。现在,设计人员不必再为接口设计大量的电阻,提高了信号完整性,减少了元件数量。视频增强显示设备生产商利用Cyclone III FPGA 以及上面讨论的视频和图像处理包,增加真色彩和移动专用算法,提高性能,快速完成开发,充分挖掘市场机遇,突出其产品优势。有两种专用视频增强方法来实现LCD 显示屏的真视频显示性能。第一种方法是时域抖动,在一定时间周期内,使象素迅速接通和关断,为不同的颜色生成真灰度级。第二种是空间抖动,产生数量合适的颜色强度级。空间抖动会产生空间噪声,出现误码扩散;需要进一步滤波,进行精细调整来消除这类噪声。性能Cyclone III FPGA 具备DSP 处理能力,含有4Mbits 的RAM,288 个硬核DSP 模块以及120K 逻辑单元,性能得以大幅度提高。Cyclone III FPGA 还可以提供多个DSP 处理器支持,帮助设计人员降低了成本,提高了集成度,大大降低了功耗。结论LCD 以前只是用于稳定地显示计算机数据文本和图像,现在可以在大屏幕上显示快速移动的视频内容。这需要采用专门的图像处理算法,而FPGA 能够实现这些算法。LCD 设计人员利用Cyclone III 系列FPGA 的容量和特性,根据显示屏大小,在标准硬件平台上对这些算法重新配置,大大降低了生产成本,缩短了产品面市时间。而且,灵活的Cyclone III FPGA 还可以帮助设计人员进行动态图像处理,使LCD 能够进一步深入到前沿的商用电视和显示应用领域。

    时间:2010-03-26 关键词: LCD FPGA cyclone hdtv iii 高清晰 设计教程

  • Cyclone II如何实现的DDR SDRAM接口

    在不增加电路板复杂度的情况下要想增强系统性能,改善数据位宽是一个有效的手段。通常来说,可以把系统频率扩大一倍或者把数据I/O管脚增加一倍来实现双倍的数据位宽。这两种方法都是我们不希望用到的,因为它们会增加整个设计系统的复杂度。在总的数据I/O管脚不变的情况下,使用双数据率(DDR)I/O管脚来传输和接收数据也能够实现双倍数据位宽的要求。DDR器件使用时钟的两个沿来传输数据,在时钟频率和数据I/O管脚不变的前提下,比单沿数据传输(SDR)器件快了一倍。DDR数据传输广泛应用于有快速数据传输需求的场合,如网络、通信、存储和图像处理等领域。    Cyclone II器件支持如SDR SDRAM,DDR SDRAM,DDR2 SDRAM以及QDRII RAM等外部存储器接口。下面将着重讨论Cyclone II器件如何实现DDR SDRAM接口控制的。    Cyclone II器件有专用的与DDR SDRAM接口的data(DQ),data strobe(DQS),clock管脚。一般是8个DQ信号对应与1个DQS信号,DQS信号和DQ信号从DDR SDRAM输出时是沿对齐的。进入FPGA后要想实现中心对齐,即DQS的变化沿与DQ的中心对齐,那么必须在FPGA内部对DQS做延时处理,如Figure 9-1所示。     DDR输入接口实现如Figure 9-11所示。这也是一个涉及到异步时钟域数据通信的问题,且看它是如何进行同步的。resynch_clk是FPGA内部使用的时钟,DQS相对与和DQ同步的时钟。这两个时钟其实是同频不同相,相位偏移肯定是要满足FPGA的采样时钟和数据信号中心对齐,这涉及到DDR SDRAM的输出时钟信号的相位调整。     输入信号DQS经过反向延时后与DQ信号中心对齐,然后分别使用方向延时后的DQS信号的下降沿和上升沿锁存DQ信号前后输入的数据Q0和Q1,同时在上升沿时会对前一级采样的Q0信号再进行一次锁存,从而使Q0和Q1信号在被FPGA同步时钟采样前达到同频同相。FPGA内部时钟通过对经过处理后的Q0和Q1信号采样达到了双沿数据输入的采样。详细波形如Figure 9-12所示。     DDR输出接口实现如Figure 9-14所示。经过90度相移的DDR SDRAM时钟先对FPGA内部时钟域的待输出信号进行一次锁存,然后由相移时钟的高低电平选择作为当前输出给DDR SDRAM的数据信号。     详细波形如Figure 9-15所示。[!--empirenews.page--]     双向接口的实现只是将前面讨论的输入和输出方式进行综合。不论是DQ还是DQS信号,在作为FPGA的输入管脚时,内部给这个管脚的赋值为高阻态,从而确保读取的输入信号有效。 

    时间:2010-06-18 关键词: cyclone sdram ddr 何实现 设计教程

  • Cyclone III FPGA技术在高清晰LCD HDTV中的应用

    当今的液晶显示(LCD) 技术在高清晰电视(HDTV) 领域得到了广泛应用,其挑战在于如何获得更高的分辨率,实现更快的数据速率。提高数据速率需要专业图像处理算法来支持快速移动的视频。业界遇到的主要问题是:怎样实现这些算法,率先将产品推向市场,并且能够控制好产品功耗? 为解决这一问题,当硬件平台和不同尺寸的LCD 显示屏连接时,设计人员需要确定怎样重新配置图像处理算法。面积较大的LCD 显示屏需要更快的数据速率,因此,难点在于怎样根据显示屏大小来调整数据速率。 采用新的低成本Cyclone® III FPGA 系列很容易处理这些问题。设计人员可以在Cyclone III FPGA 中应用图像处理算法,转换数字视频信号并映射至显示屏。而且,设计人员还可以充分发挥Cyclone III FPGA 的灵活性,重新配置图像处理算法,针对面积较大的显示屏来提高数据速率。所以,设计人员能够为所有类型的LCD 显示屏开发通用硬件平台。 Cyclone III FPGA 的优点 Cyclone III FPGA 在数字电视和显示屏应用上非常灵活,能够实现最佳成本和性能。LCD 电视生产商可以把Cyclone III FPGA 当做协处理器,运行实时嵌入式操作系统,控制所有的显示设备。除了显示中心控制以外,设计人员还可以在数据通道上结合使用Cyclone III FPGA 和ASSP,进行特殊视频和图像处理。例如,FPGA 适合实现选择显示功能,在视频流中进行实时图像缩放。 Cyclone III FPGA 含有288 个经过优化的硬核数字信号处理(DSP) 模块,构成了视频和图像处理的基本单元。DSP 模块具有高速并行处理能力,适合执行DSP 应用程序,例如需要较高数据吞吐量的图像处理任务等。最常用的DSP 功能包括有限冲击响应(FIR) 滤波器、复数FIR 滤波器、快速傅立叶变换(FFT)、离散余弦变换(DCT) 和相关器等。这些功能是HDTV 以及其他综合LCD 应用的基本模块。 新技术克服了HDTV 中的障碍 目前的大屏幕显示会把很小的瑕疵放大为很大的图像失真,导致消费者不愿意购买大屏幕显示设备。显示设计人员必须采取措施滤除这些瑕疵,平滑锯齿边沿以及快速抖动等。 实现这类图像处理逻辑可以采用ASSP、ASIC 或者FPGA。然而,对于设计人员而言,ASSP 无法突出企业的产品优势,而ASIC 的开发时间很长,价格昂贵。只有FPGA 能够快速灵活地实现设计,抢在竞争对手之前把产品推向市场。在目前的市场上,Cyclone III FPGA 的成本和功耗要比任何其他FPGA 都低,使FPGA 成为图像处理领域更愿意选择的解决方案。 此外,当今新的HDTV 为人们提供了更好的视觉体验,但常常要处理已有的标准清晰度(SD) 输入信号。显示设备公司希望能够增强SD 输入图像,采用缩放功能,而这都可以在Cyclone III FPGA 中利用Altera®视频和图像处理包提供的内核来轻松实现。表1 列出了各种MegaCore® 功能。 表1. IP MegaCore 功能 点击看原图 视频输入格式 在典型的数字LCD 电视结构( 图1 所示) 中,调谐器模块可以是卫星、地面或者电缆解调器,含有MPEG2或者MPEG4 解码器。除了数字显示调谐器信号以外,典型的LCD 电视还提供外部视频输入,例如DVI( 数字视觉接口) 或者HDMI( 高清晰多媒体接口)、模拟RGB、CVBS、S 视频和复合视频信号等。 LCD HDTV 监视器必须能够处理各种视频输入格式。有的格式可以直接映射到显示屏上,而有的格式必须重新缩放才能正常显示。 图1. 典型的数字LCD 电视结构图 [!--empirenews.page--] Nios 嵌入式处理器 出于多种考虑,设计人员在实现控制功能上没有采用硬件逻辑( 通常以状态机的形式),而是转向Nios®II 嵌入式处理器。首先,其设计调试要比HDL 简单。除了简化开发之外,设计人员还希望CPU 和工具包能够通用,适合多种应用。而且,Nios II 软核处理器是性价比非常高的解决方案,不需要外部处理器,设计人员可以把它嵌入到现有FPGA 设计中,没有额外成本。 对于DTV 应用,Nios II 处理器控制所有的数据流,包括: 将视频流送至显示屏 远程控制处理 常规的管理任务 处理条件访问接口,例如智能卡等 从视频流中解密控制字 FPGA 的优点 LCD HDTV 的核心是其图像处理和时序控制模块( 如图2 所示)。图像处理模块通常包括扫描速率转换器、帧速率转换器、色彩解码器、移动探测、scalar 和去隔行等功能。 图2. 典型的LCD 电视接口结构图 [!--empirenews.page--] HDTV LCD 显示屏的色彩响应时间取决于色彩内容,要比传统的显示器慢。这对图像处理算法而言是一种挑战,需要进行更多的处理来消除相关的显示瑕疵。Cyclone III FPGA 在设计上的灵活性有很大优势,设计人员可以在器件中重新设计算法,而不用重新编程。 更重要的是Cyclone III 系列在密度、板上存储器和 I/O 等很方面的处理能力非常强,设计人员可以利用这些资源针对最终产品设计合适的应用程序。 例如,上面的设计使用一个时序控制器通道,实现小屏或者低分辨率显示。而利用Cyclone III FPGA,设计人员可以使用两通道时序控制器,支持分辨率更高的显示屏或者尺寸更大的( 大于36 英寸) 显示屏。在这些应用上,Cyclone III 系列的特性要优于任何其他低成本FPGA,这些特性包括: 快速I/O 支持外部存储器访问 X36 DDR2 高达200 MHz 存储器模块容量增大到9Kbits,实现效率更高的视频线缓冲。 使用片内匹配( 包括LVDS、mini-LVDS 和RSDS) 的集成差分缓冲轻松实现I/O 设计,不需要外部电阻,简化了PCB 布板设计。 灵活的PLL 支持: 更多的输出,每个器件全局时钟数量高达20 个。 高效动态PLL 相位和频率调整,支持可变刷新率。 PLL 级联,不需要片外走线,简化了PCB 布板设计。 输入时钟频率最低5MHz,支持低成本时钟。 低功耗,在温度要求比较高的消费类应用环境中,这是很明显的优势。 I/O 灵活性 Cyclone III FPGA 的I/O 非常灵活,在新标准层出不穷的环境下,工程师可以充分利用这一点来开发设计。例如,在上面的设计中( 图2),视频板通过LVDS 总线和LCD 模块进行接口。市场上目前对DisplayPort 等标准非常关注,这类标准能够同时支持个人计算机和家庭娱乐系统,今后很有可能成为新的接口选择。然而,很多ASSP 并不支持新标准,工程师转而采用FPGA,利用合适的接口实现需要的功能。Cyclone III FPGA 可以和多种标准连通,能够支持这类标准,其PLL 输出实现需要的时序和控制功能。 Cyclone III FPGA 的I/O 价值还体现在RSDS 上,以前的Cyclone 器件便具有该功能,现在还包含了片内匹配。现在,设计人员不必再为接口设计大量的电阻,提高了信号完整性,减少了元件数量。 视频增强 显示设备生产商利用Cyclone III FPGA 以及上面讨论的视频和图像处理包,增加真色彩和移动专用算法,提高性能,快速完成开发,充分挖掘市场机遇,突出其产品优势。有两种专用视频增强方法来实现LCD 显示屏的真视频显示性能。 第一种方法是时域抖动,在一定时间周期内,使象素迅速接通和关断,为不同的颜色生成真灰度级。第二种是空间抖动,产生数量合适的颜色强度级。空间抖动会产生空间噪声,出现误码扩散;需要进一步滤波,进行精细调整来消除这类噪声。 性能 Cyclone III FPGA 具备DSP 处理能力,含有4Mbits 的RAM,288 个硬核DSP 模块以及120K 逻辑单元,性能得以大幅度提高。Cyclone III FPGA 还可以提供多个DSP 处理器支持,帮助设计人员降低了成本,提高了集成度,大大降低了功耗。 结论 LCD 以前只是用于稳定地显示计算机数据文本和图像,现在可以在大屏幕上显示快速移动的视频内容。这需要采用专门的图像处理算法,而FPGA 能够实现这些算法。LCD 设计人员利用Cyclone III 系列FPGA 的容量和特性,根据显示屏大小,在标准硬件平台上对这些算法重新配置,大大降低了生产成本,缩短了产品面市时间。而且,灵活的Cyclone III FPGA 还可以帮助设计人员进行动态图像处理,使LCD 能够进一步深入到前沿的商用电视和显示应用领域。

    时间:2012-01-14 关键词: LCD FPGA cyclone hdtv iii 高清晰 设计教程

  • Cyclone II实现DDR SDRAM接口的方法

    在不增加电路板复杂度的情况下要想增强系统性能,改善数据位宽是一个有效的手段。通常来说,可以把系统频率扩大一倍或者把数据I/O管脚增加一倍来实现双倍的数据位宽。这两种方法都是我们不希望用到的,因为它们会增加整个设计系统的复杂度。在总的数据I/O管脚不变的情况下,使用双数据率(DDR)I/O管脚来传输和接收数据也能够实现双倍数据位宽的要求。DDR器件使用时钟的两个沿来传输数据,在时钟频率和数据I/O管脚不变的前提下,比单沿数据传输(SDR)器件快了一倍。DDR数据传输广泛应用于有快速数据传输需求的场合,如网络、通信、存储和图像处理等领域。     Cyclone II器件支持如SDR SDRAM,DDR SDRAM,DDR2 SDRAM以及QDRII RAM等外部存储器接口。下面将着重讨论Cyclone II器件如何实现DDR SDRAM接口控制的。     Cyclone II器件有专用的与DDR SDRAM接口的data(DQ),data strobe(DQS),clock管脚。一般是8个DQ信号对应与1个DQS信号,DQS信号和DQ信号从DDR SDRAM输出时是沿对齐的。进入FPGA后要想实现中心对齐,即DQS的变化沿与DQ的中心对齐,那么必须在FPGA内部对DQS做延时处理,如Figure 9-1所示。       DDR输入接口实现如Figure 9-11所示。这也是一个涉及到异步时钟域数据通信的问题,且看它是如何进行同步的。resynch_clk是FPGA内部使用的时钟,DQS相对与和DQ同步的时钟。这两个时钟其实是同频不同相,相位偏移肯定是要满足FPGA的采样时钟和数据信号中心对齐,这涉及到DDR SDRAM的输出时钟信号的相位调整。       输入信号DQS经过反向延时后与DQ信号中心对齐,然后分别使用方向延时后的DQS信号的下降沿和上升沿锁存DQ信号前后输入的数据Q0和Q1,同时在上升沿时会对前一级采样的Q0信号再进行一次锁存,从而使Q0和Q1信号在被FPGA同步时钟采样前达到同频同相。FPGA内部时钟通过对经过处理后的Q0和Q1信号采样达到了双沿数据输入的采样。详细波形如Figure 9-12所示。       DDR输出接口实现如Figure 9-14所示。经过90度相移的DDR SDRAM时钟先对FPGA内部时钟域的待输出信号进行一次锁存,然后由相移时钟的高低电平选择作为当前输出给DDR SDRAM的数据信号。       详细波形如Figure 9-15所示。[!--empirenews.page--]       双向接口的实现只是将前面讨论的输入和输出方式进行综合。不论是DQ还是DQS信号,在作为FPGA的输入管脚时,内部给这个管脚的赋值为高阻态,从而确保读取的输入信号有效。  

    时间:2012-03-19 关键词: 方法 cyclone sdram ddr 设计教程

首页  上一页  1 2 3 4 下一页 尾页
发布文章

技术子站

更多

项目外包

更多

推荐博客