-
MathWorks 通过 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 验证速度
HDL Verifier 从 Simulink 自动生成 UVM 组件和测试平台
-
Mentor Graphics Verification Academy 新增 SystemVerilog 课程和模式库以扩展工程师的专业知识和资源
Mentor Graphics 公司(纳斯达克代码：MENT)为 Verification Academy 增加全新的 SystemVerilog 课程和模式库以帮助验证工程师提高专业技能、生产率及设计质量。
